[发明专利]低翘曲扇出型加工方法及其基材的生产

说明书

提供了低翘曲扇出型加工方法及其基材的生产。扇出型加工的方法包括：提供或获得熔合玻璃层压片或晶片，其具有芯体层以及第一包层和第二包层，所述芯体层包括具有芯体玻璃热膨胀系数α_芯体的芯体玻璃，所述第一包层和第二包层各自包括具有包层玻璃热膨胀系数α_包层的包层玻璃，其中，α_包层α_芯体；将集成电路装置固定到层压片或晶片的第二包层；在集成电路装置上或上方形成扇出层；以及移除一些第一包层以减少其上具有集成电路装置和扇出层的片材或晶片的翘曲。还公开了生产具有选定CTE的层压片或晶片的方法。

相关申请的交叉引用

本申请依据35U.S.C.§119要求于2019年6月30日提交的第62/868,997号美国临时申请；2019年7月31日提交的第62/881,359号美国临时申请；以及2019年8月30日提交的第62/893,865号美国临时申请的优先权权益，上述每件申请的内容通过引用全文纳入本文。

技术领域

本公开涉及用于低翘曲扇出加工的方法，具体地，涉及使用熔合层压玻璃基材的扇出加工的方法，所述熔合层压玻璃基材在第一包层与第二包层之间具有芯体层，所述方法包括形成支承在第一包层上的扇出层以及移除至少一些(薄化)第二包层，以及涉及用于制备对所述加工有用的层压玻璃基材的方法，所述层压玻璃基材具有期望的热膨胀系数。

背景技术

近年来，扇出型晶片级封装(FO-WLP)和扇出型面板级封装(FO-PLP)以其高度的异构集成能力、小的形状因子和降低的系统总成本在IC封装技术领域获得了广泛关注。随着TSMC的“InFO”(集成扇出)FO-WLP解决方案的大量采用，扇出型封装已从芯体扇出应用(例如基带，电源管理和RF收发器)转变为更高级的高密度扇出型应用，例如，APE。

如今，扇出型封装的最大挑战包括(1)加工中的翘曲和(2)管芯位移。

为了将加工中的翘曲保持在规格内，期望具有优化的热膨胀系数(CTE)的载体。期望的精确CTE取决于许多因素，包括芯片设计、重构的晶片/面板的布局以及RDL/凸块过程。制造商正在寻求获得CTE在大范围内以0.1ppm/℃增量间隔的玻璃基材。

康宁公司(Corning)的层压熔合拉制玻璃工艺通过改变熔合层压片的芯体与包层厚度比和/或通过改变片材的芯体和/或包层的组成而潜在地为玻璃生产提供了连续的CTE谱的能力。然而，以小的增量改变组成和/或厚度比的成本很高，并且一些比值和组成在层压熔合拉制玻璃工艺或机器的能力范围之外。期望实用且节省成本的方式来制造具有可选CTE的细间隔尺寸的玻璃载体。

此外，即使从CTE与封装的电路完全匹配的载体基材开始，在扇出型加工(定义为制造扇出型封装的过程)期间仍可以有显著的翘曲，这是因为结合到载体(全部在载体的一侧上)的层的有效CTE以及沉积后在这些层中得到的应力随着每个连续的过程而不断变化，所述过程例如结合，EMC固化，研磨，多重交替的聚合物和铜沉积，凸块镀覆和球附接。通常对载体的期望的CTE进行选择，以使得在整个过程期间的任何点处产生的翘曲可落在可接受的范围内；但是翘曲在每个步骤或几个步骤处不会分别最小化。

为了减少整个过程中的翘曲，必须使用更硬或更厚的载体。但是，由于使用的技术或制造限制，这些解决方案可能不可行。例如，由于玻璃陶瓷的高的杨氏模量，因此其似乎可以是玻璃的良好替代品，但是它们通常具有相对较低的CTE，并且透明性也可能成为问题，因为激光脱粘已经成为管芯扇出封装中普遍使用的胶粘方法。目前，激光脱粘通常需要在可见光下具有70％的透明度。而且，更新的技术可能需要甚至在深UV范围中有一定的透明度。类似地，较厚的玻璃载体当然可减少翘曲。但是，较厚的玻璃意味着更大的重量，因此需要功率更大的真空卡盘，更重要的是，在半导体层中产生了更高的应力。因此，存在制造商愿意或能够接受的最大厚度。需要一种在所有或几个步骤内的翘曲最小化的替代方法。

发明内容