[发明专利]1.5T SONOS闪存器件的接触孔连接方法

说明书

本发明公开了一种1.5T SONOS闪存器件的接触孔连接方法，在半导体基板上规划出多个有源区，所述的有源区呈多个互相平行的条形；在所述的多个有源区上方，还具有多个互相平行且与有源区垂直的多晶硅线，所述多晶硅线与其下方的半导体基板之间还分别形成有多个接触孔，所述多个接触孔避开有源区，位于有源区之间的区域；所述接触孔的尺寸大于多晶硅线的宽度，所述的多个平行多晶硅线在接触孔区域其宽度变大，以满足接触孔的落孔尺寸要求；每间隔一定数量的节点，在有源区之间设置一个多晶硅线的接触孔的集中接触区，通过将相邻的多晶硅线的接触孔区域进行互补型局部放大，彼此错开，以节省接触孔区所占用的面积。

技术领域

本发明涉及半导体器件制造工艺领域，特别是指一种1.5T SONOS闪存器件的接触孔连接方法。

背景技术

硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon，S0N0S)存储器的单元结构包括一个存储单元(cell)管和一个选择管，两个器件的栅介质层在存储器工作时承受的纵向电场强度都大于CMOS器件，因此两个器件都存在较大的GIDL漏电流。S0N0S存储器的cell管的沟道内已经有较高浓度的N型杂质掺杂以形成耗尽管，cell管所需要的轻掺杂漏区(LDD)的掺杂浓度要比选择管低。而选择管和cell管共用LDD和HALO离子注入，无法区别两管的LDD掺杂；halo离子注入为大角度注入，用于抑制沟道效应和防止源漏穿通。过高的S0N0S cell管LDD掺杂，除了会带来栅诱导漏极泄漏电流(gate-1nduce drainleakage，GIDL)漏电和沟道漏电外，还会由于S0N0S介质层中纵向电场太强而带来干扰(disturb)。

具有低操作电压、更好的COMS工艺兼容性的SONOS技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。2T SONOS(2transistors)技术由于其低功耗得到了很多应用的青睐。但是2T结构与生俱来的缺点就是其较大的芯片面积损耗。2T结构中两个多晶硅栅之间包括共有的掺杂区和源、漏区，这使得多晶硅栅之间具有较大的间距，从而会占用较大的面积。相对于2T SONOS，分栅1.5T的SONOS器件更省面积。如图1所示，是现有的1.5T SONOS存储器的剖面结构示意简图，内侧靠近SL的是选择管，外侧的是SONOS存储管，这种SONOS器件中，依靠控制选择管选择存储单元，依靠存储管存储数据。图中1是硅衬底，2是存储管的ONO存储层，3是选择管的栅介质层，4是存储管的多晶硅栅极，5是选择管的多晶硅栅极，6是共源多晶硅线(SL)，7是间隔氧化介质层，8是接触孔(连接位线BL)。两个背靠背的SONOS器件共用一根中间放置的源线(SL)，每个SONOS器件由一个选择管(字线WL1、WL2)和一个存储管(字线WLS1、WLS2)组成，以及包含两条位线BL，该结构需要接出7个接触孔。传统的接触孔接法如图2所示，需要字线WL与WLS本身有足够的宽度使接触孔连出并彼此不短路，这限制了器件在X方向上的尺寸的缩减。

发明内容

本发明所要解决的技术问题在于提供一种1.5T SONOS闪存器件的接触孔连接方法，能节省存储器单元的版图占用面积。

为解决上述问题，本发明所述的1.5T SONOS闪存器件的接触孔连接方法，包含：在半导体基板上规划出多个有源区，所述的有源区呈多个互相平行的条形；所述条形的各个有源区其长度、宽度均相同；

在所述的多个有源区上方，还具有多个互相平行且与有源区垂直的多晶硅线，所述多晶硅线与其下方的半导体基板之间还分别形成有多个接触孔，所述多个接触孔避开有源区，位于有源区之间的区域；

所述接触孔的尺寸大于多晶硅线的宽度，所述的多个平行多晶硅线在接触孔区域其宽度变大，以满足接触孔的落孔尺寸要求；

每间隔一定数量的节点，在有源区之间设置一个多晶硅线的接触孔的集中接触区，通过将相邻的多晶硅线的接触孔区域进行互补型局部放大，彼此错开，以节省接触孔区所占用的面积。