[发明专利]存储电路、驱动芯片和显示装置

说明书

本发明的实施例提供了一种存储电路、驱动芯片和显示装置。存储电路包括存储模块和使能模块，使能模块包括控制单元和使能单元，控制单元与使能单元电连接，使能单元与存储模块电连接。存储模块包括多个闲置存储模块，闲置存储模块为不需要使用的存储模块。控制单元获取第一时钟信号和第二时钟信号。与闲置存储模块对应的控制单元依据第一时钟信号和第二时钟信号译码出闲置触发信号，并将闲置触发信号提供至对应的使能单元。与多个闲置存储模块对应的多个使能单元依据闲置触发信号同时向多个闲置存储模块发送使能信号。多个闲置存储模块依据使能信号同时获取闲置数据。其能够不需要额外增加跳线，就能解决多分辨率跳过中间不用的存储模块的问题。

技术领域

本发明涉及数字视频处理技术领域，具体而言，涉及一种存储电路、驱动芯片和显示装置。

背景技术

在目前的驱动芯片产品中，驱动芯片需要兼容的分辨率非常多。驱动芯片是按照行扫描的方式去对屏上的电容进行充电的，所以内部需要有一个串转并的存储电路。

存储电路的容量是按照最大分辨率来设计的，如果分辨率比最大分辨率小，则会选择存储电路中部分存储单元存储数据，目前主流芯片都是选择两边的存储单元。对于大数据那一边，中间的存储单元不用，需要跳过去。为了实现该功能，一般都是采用跳线的方式，通过跳线控制存储单元的时钟或者使能信号来完成。如果分辨率比较多，跳线的方法会让电路实现复杂化，而且在功能验证时增加额外的负担。

发明内容

本发明的目的包括，例如，提供了一种存储电路、驱动芯片和显示装置，其能够不需要额外增加跳线，就能解决多分辨率跳过中间不用的存储模块的问题。

本发明的实施例可以这样实现：

第一方面，本发明实施例提供一种存储电路，包括存储模块和使能模块，所述使能模块包括控制单元和使能单元，所述控制单元与所述使能单元电连接，所述使能单元与存储模块电连接；

所述存储模块包括多个闲置存储模块，所述闲置存储模块为不需要使用的存储模块；

所述控制单元用于获取第一时钟信号和第二时钟信号；

与所述多个闲置存储模块对应的多个控制单元用于依据所述第一时钟信号和所述第二时钟信号译码出闲置触发信号，并将所述闲置触发信号提供至对应的使能单元；

与所述多个闲置存储模块对应的多个使能单元用于依据所述闲置触发信号同时向所述多个闲置存储模块发送使能信号；

所述多个闲置存储模块用于依据所述使能信号同时获取闲置数据。

在可选的实施方式中，所述存储模块还包括多个使用存储模块，所述使用存储模块为需要使用的存储模块；

所述控制单元还用于获取使能触发信号；

与所述多个使用存储模块对应的多个控制单元用于将所述使能触发信号发送至对应的使能单元；

所述使能单元用于获取所述第二时钟信号；

与所述多个使用存储模块对应的多个使能单元用于依据所述使能触发信号和所述第二时钟信号依次向所述多个使用存储模块发送使能信号；

所述多个使用存储模块用于依据所述使能信号依次对正常数据进行存储。

在可选的实施方式中，与所述多个闲置存储模块对应的多个控制单元用于在所述第一时钟信号和所述第二时钟信号同时出现上升沿时刻开始，至所述第一时钟信号和所述第二时钟信号中后出现下降沿时刻结束的时间段，产生所述闲置触发信号。

在可选的实施方式中，所述存储模块为寄存器和锁存器中的一种。

在可选的实施方式中，所述使能单元为锁存器。

在可选的实施方式中，所述控制单元为组合逻辑模块。