[发明专利]一种具有互连测试功能的多裸片FPGA

权利要求书

1.一种具有互连测试功能的多裸片FPGA，其特征在于，所述多裸片FPGA包括基板、层叠设置在所述基板上的硅连接层以及层叠设置在所述硅连接层上的若干个FPGA裸片，所述硅连接层覆盖所有的FPGA裸片；

每个FPGA裸片上包括逻辑资源模块、硅堆叠连接模块以及连接点引出端，所述FPGA裸片内部通过逻辑资源模块配置形成裸片功能模块，每个所述硅堆叠连接模块内包括若干个硅堆叠连接点，每个硅堆叠连接点配置为所述FPGA裸片的输入硅堆叠连接点或输出硅堆叠连接点，所述FPGA裸片的输入硅堆叠连接点和输出硅堆叠连接点均与内部的裸片功能模块相连；所述硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；所述硅连接层内部布设有跨裸片连线，不同FPGA裸片中的连接点引出端之间通过所述硅连接层内的跨裸片连线相连，使得每个FPGA裸片内部的输出硅堆叠连接点与其他FPGA裸片内部的输入硅堆叠连接点之间形成互连路径、内部的输入硅堆叠连接点与其他FPGA裸片内部的输出硅堆叠连接点之间形成互连路径；

每个所述FPGA裸片内部还包括通过逻辑资源模块配置形成的激励产生电路、测试响应分析电路以及边界扫描细胞结构，每个所述边界扫描细胞结构包括数据输入端、数据输出端、扫描输入端和扫描输出端，每个所述边界扫描细胞结构分别与一个硅堆叠连接点对应，与输入硅堆叠连接点对应的所述边界扫描细胞结构的数据输入端连接所述输入硅堆叠连接点、数据输出端连接裸片功能模块；与输出硅堆叠连接点对应的所述边界扫描细胞结构的数据输出端连接所述输出硅堆叠连接点、数据输入端连接裸片功能模块；与输出硅堆叠连接点相连的边界扫描细胞结构之间通过扫描输入端和扫描输出端依次串联形成输出边界扫描测试链，所述输出边界扫描测试链中第一个边界扫描细胞结构的扫描输入端连接所述激励产生电路，与输入硅堆叠连接点相连的边界扫描细胞结构之间通过扫描输入端和扫描输出端依次串联形成输入边界扫描测试链，所述输入边界扫描测试链中最后一个边界扫描细胞结构的扫描输出端连接所述测试响应分析电路；所述多裸片FPGA通过各个FPGA裸片内部的激励产生电路利用内部的输出边界扫描测试链进行测试激励传输、通过各个FPGA裸片内部的测试响应分析电路利用内部的输入边界扫描测试链进行测试结果捕获从而完成对内部所有互连路径的测试，包括：第一FPGA裸片内的激励产生电路将测试激励通过所述第一FPGA裸片内的输出边界扫描测试链传输到与各个输出硅堆叠连接点相连的边界扫描细胞结构，测试激励通过互连路径传送到第二FPGA裸片中相应的输入硅堆叠连接点相连的边界扫描细胞结构形成测试结果，所述测试结果通过所述第二FPGA裸片内的输入边界扫描测试链传输到所述第二FPGA裸片内的测试响应分析电路。

2.根据权利要求1所述的多裸片FPGA，其特征在于，所述FPGA裸片内部通过逻辑资源模块配置形成若干个激励产生电路以及若干个测试响应分析电路，则所述FPGA裸片内部还通过逻辑资源模块配置形成激励控制电路以及测试控制电路，每个硅堆叠连接模块分别对应若干个激励产生电路以及若干个测试响应分析电路，与所述硅堆叠连接模块内部的输出硅堆叠连接点相连的边界扫描细胞结构串联形成若干个输出边界扫描测试链并分别连接至若干个激励产生电路，与所述硅堆叠连接模块内部的输入硅堆叠连接点相连的边界扫描细胞结构串联形成若干个输入边界扫描测试链并分别连接至若干个测试响应分析电路；所述FPGA裸片内部的所有激励产生电路的对应控制引脚分别相连并连接至所述激励控制电路，所有测试响应分析电路的对应控制引脚分别相连并连接至所述测试控制电路。