[发明专利]一种具有互连测试功能的多裸片FPGA

说明书

本申请公开了一种具有互连测试功能的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA利用硅连接层集成多个FPGA裸片，减少加工难度，提高芯片生产良率，加快设计速度；同时在每个FPGA裸片内部利用逻辑资源模块配置形成的激励产生电路、测试响应分析电路以及边界扫描细胞结构以构建内部的测试电路，在对FPGA裸片和硅连接层封装完成后，利用各个FPGA裸片内部的测试电路即能完成对FPGA裸片间在硅连接层的信号互连测试，确保封装形成的多裸片FPGA的功能正常，保证多裸片FPGA的性能。

技术领域

本发明涉及半导体技术领域，尤其是一种具有互连测试功能的多裸片FPGA。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，广泛应用于移动通信、数据中心、导航制导和自动驾驶等领域。随着新型应用对带宽、存储和数据处理能力的需求不断提高，对FPGA的规模、功能性和稳定性的要求也越来越高，对FPGA的设计和生产提出了新的要求。

发明内容

本发明人针对上述问题及技术需求，提出了一种具有互连测试功能的多裸片FPGA，该多裸片FPGA包括基板、层叠设置在基板上的硅连接层以及层叠设置在硅连接层上的若干个FPGA裸片，硅连接层覆盖所有的FPGA裸片；

每个FPGA裸片上包括逻辑资源模块、硅堆叠连接模块以及连接点引出端，FPGA裸片内部通过逻辑资源模块配置形成裸片功能模块，每个硅堆叠连接模块内包括若干个硅堆叠连接点，硅堆叠连接点配置为FPGA裸片的输入硅堆叠连接点或输出硅堆叠连接点，FPGA裸片的输入硅堆叠连接点和输出硅堆叠连接点均与内部的裸片功能模块相连；硅堆叠连接点通过重布线层内的顶层金属线与相应的连接点引出端相连；硅连接层内部布设有跨裸片连线，不同FPGA裸片中的连接点引出端之间通过硅连接层内的跨裸片连线相连，使得每个FPGA裸片内部的输出硅堆叠连接点与其他FPGA裸片内部的输入硅堆叠连接点之间形成互连路径、内部的输入硅堆叠连接点与其他FPGA裸片内部的输出硅堆叠连接点之间形成互连路径；

每个FPGA裸片内部还包括通过逻辑资源模块配置形成的激励产生电路、测试响应分析电路以及边界扫描细胞结构，每个边界扫描细胞结构包括数据输入端、数据输出端、扫描输入端和扫描输出端，每个边界扫描细胞结构分别与一个硅堆叠连接点对应，与输入硅堆叠连接点对应的边界扫描细胞结构的数据输入端连接输入硅堆叠连接点、数据输出端连接裸片功能模块；与输出硅堆叠连接点对应的边界扫描细胞结构的数据输出端连接输出硅堆叠连接点、数据输入端连接裸片功能模块；与输出硅堆叠连接点相连的边界扫描细胞结构之间通过扫描输入端和扫描输出端依次串联形成输出边界扫描测试链，输出边界扫描测试链中第一个边界扫描细胞结构的扫描输入端连接激励产生电路，与输入硅堆叠连接点相连的边界扫描细胞结构之间通过扫描输入端和扫描输出端依次串联形成输入边界扫描测试链，输入边界扫描测试链中最后一个边界扫描细胞结构的扫描输出端连接测试响应分析电路；多裸片FPGA通过各个FPGA裸片内部的激励产生电路利用内部的输出边界扫描测试链进行测试激励传输、通过各个FPGA裸片内部的测试响应分析电路利用内部的输入边界扫描测试链进行测试结果捕获从而完成对内部所有互连路径的测试。

其进一步的技术方案为，FPGA裸片内部通过逻辑资源模块配置形成若干个激励产生电路以及若干个测试响应分析电路，则FPGA裸片内部还通过逻辑资源模块配置形成激励控制电路以及测试控制电路，每个硅堆叠连接模块分别对应若干个激励产生电路以及若干个测试响应分析电路，与硅堆叠连接模块内部的输出硅堆叠连接点相连的边界扫描细胞结构串联形成若干个输出边界扫描测试链并分别连接至若干个激励产生电路，与硅堆叠连接模块内部的输入硅堆叠连接点相连的边界扫描细胞结构串联形成若干个输入边界扫描测试链并分别连接至若干个测试响应分析电路；FPGA裸片内部的所有激励产生电路的对应控制引脚分别相连并连接至激励控制电路，所有测试响应分析电路的对应控制引脚分别相连并连接至测试控制电路。