[发明专利]基于通用结构硅连接层构成的多裸片FPGA

权利要求书

1.一种基于通用结构硅连接层构成的多裸片FPGA，其特征在于，所述多裸片FPGA至少包括硅连接层以及层叠设置在所述硅连接层上的m个FPGA裸片，m≥2；

所述硅连接层的表面预置有若干个硅连接层输入连接点和若干个硅连接层输出连接点，硅连接层输入连接点和硅连接层输出连接点在所述硅连接层表面呈阵列结构排布；所述硅连接层内布设有硅连接层配置电路和硅连接层互连网络，所述硅连接层互连网络中包括若干条互连线路，硅连接层输入连接点和硅连接层输出连接点之间通过所述硅连接层互连网络中的互连线路相连，所述硅连接层配置电路连接并配置所述硅连接层互连网络；

每个所述FPGA裸片的表面预置有若干个裸片输入连接点和若干个裸片输出连接点，所述FPGA裸片上的连接点与所述FPGA裸片内部的裸片可配置逻辑模块相连，裸片输入连接点和裸片输出连接点在所述FPGA裸片表面呈阵列结构排布，所述FPGA裸片上的各个连接点之间的相对排布结构与所述硅连接层上的各个连接点之间的相对排布结构匹配；

每个所述FPGA裸片上的连接点分别与所述硅连接层上的连接点贴合，所述FPGA裸片上的各个裸片输入连接点分别与各个硅连接层输出连接点对接，所述FPGA裸片上的各个裸片输出连接点分别与各个硅连接层输入连接点对接；所述硅连接层配置电路连接并配置所述硅连接层互连网络中各条互连线路的通断使得每个硅连接层输入连接点与任意一个硅连接层输出连接点之间形成通路，实现任意两个FPGA裸片之间的互连，所述硅连接层上布设的每个FPGA裸片在所述硅连接层上的排布位置可变。

2.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层互连网络包括若干个互连资源模块，每个所述互连资源模块内包括配置位和若干个互连的可编程多路选择器，所述配置位的值控制各个可编程多路选择器的工作状态；任意两个所述互连资源模块之间通过相应跨度的互连线相连，各个硅连接层输入连接点和硅连接层输出连接点均接入相应的互连资源模块，每条互连线路中包括若干个互连资源模块中的若干个可编程多路选择器以及若干条互连线；所述硅连接层配置电路连接各个所述互连资源模块中的配置位并写入配置码流，所述配置位的值用于控制各个可编程多路选择器的工作状态实现对各条互连线路通断的控制。

3.根据权利要求2所述的多裸片FPGA，其特征在于，每个所述互连资源模块中的每个可编程多路选择器由若干个NMOS管搭建而成且在输出端口处设置有电平回复电路，所述配置位的值控制各个NMOS管的通断。

4.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层互连网络采用Crossbar架构，所述硅连接层互连网络包括配置位阵列和交叉开关阵列，所述交叉开关阵列包括若干行绕线和若干列绕线，每行绕线与每列绕线的交叉位置处分别设置一个可编程开关；所述交叉开关阵列的各行绕线分别连接各个硅连接层输入连接点，所述交叉开关阵列的各列绕线分别连接各个硅连接层输出连接点，任意一个硅连接层输入连接点通过所述交叉开关阵列与任意一个硅连接层输出连接点之间形成一条互连线路，所述硅连接层配置电路连接各个所述配置位阵列并写入配置位，所述配置位阵列的值用于控制各个可编程开关的状态实现对各条互连线路通断的控制。

5.根据权利要求4所述的多裸片FPGA，其特征在于，所述交叉开关阵列中的每一根绕线上设置有若干个有源器件和/或，所述绕线具有预定绕线结构，所述绕线上的有源器件包括缓冲器和多路选择器中的至少一种。

6.根据权利要求1所述的多裸片FPGA，其特征在于，所述硅连接层互连网络采用CLOS架构，所述硅连接层互连网络包括配置位阵列和多级交换网络，所述多级交换网络由若干个可编程交换单元构成，所述多级交换网络的输入端口连接各个硅连接层输入连接点，所述多级交换网络的输出端口连接各个硅连接层输出连接点，任意一个硅连接层输入连接点通过所述多级交换网络与任意一个硅连接层输出连接点之间形成一条互连线路，所述硅连接层配置电路连接各个所述配置位阵列并写入配置码流，所述配置位阵列的值用于控制各个可编程交换单元的状态实现对各条互连线路通断的控制。