[发明专利]基于通用结构硅连接层构成的多裸片FPGA

说明书

本申请公开了一种基于通用结构硅连接层构成的多裸片FPGA，涉及FPGA技术领域，该多裸片FPGA内部使用了一个通用结构的硅连接层实现，硅连接层表面布设连接点、内部布设硅连接层配置电路和硅连接层互连网络，通过硅连接层配置电路对硅连接层互连网络的配置可以实现任一硅连接层输入连接点和任一硅连接层输出连接点之间的互连通路，从而使得多个FPGA裸片级联实现大规模大面积的FPGA芯片，利用该通用结构的硅连接层不仅可以集成内容不同的裸片形成不同的FPGA，还可以级联不同个数的裸片形成不同FPGA产品，灵活性高，减少加工难度，提高芯片生产良率，加快设计速度。

技术领域

本发明涉及FPGA技术领域，尤其是一种基于通用结构硅连接层构成的多裸片FPGA。

背景技术

FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)是一种硬件可编程的逻辑器件，除了应用于移动通信、数据中心等领域，还广泛应用于集成电路设计中的原型验证，能够有效验证电路功能的正确性，同时加快电路设计速度。原型验证需要利用FPGA内部的可编程逻辑资源实现电路设计，随着集成电路规模的不断增大及复杂功能的实现，对FPGA的可编程逻辑资源的数量的需求不断提高，后续技术发展和需求的不断增加，FPGA可编程资源数量会成为更大的瓶颈，给该行业发展提出更大的挑战。FPGA规模的增加代表芯片面积不断增大，这样会导致芯片加工难度的提高以及芯片生产良率的降低。

发明内容

本发明人针对上述问题及技术需求，提出了一种基于通用结构硅连接层构成的多裸片FPGA，本发明的技术方案如下：

一种基于通用结构硅连接层构成的多裸片FPGA，该多裸片FPGA至少包括硅连接层以及层叠设置在硅连接层上的m个FPGA裸片，m≥2；

硅连接层的表面预置有若干个硅连接层输入连接点和若干个硅连接层输出连接点，硅连接层输入连接点和硅连接层输出连接点在硅连接层表面呈阵列结构排布；硅连接层内布设有硅连接层配置电路和硅连接层互连网络，硅连接层互连网络中包括若干条互连线路，硅连接层输入连接点和硅连接层输出连接点之间通过硅连接层互连网络中的互连线路相连，硅连接层配置电路连接并配置硅连接层互连网络；

每个FPGA裸片的表面预置有若干个裸片输入连接点和若干个裸片输出连接点，FPGA裸片上的连接点与FPGA裸片内部的裸片可配置逻辑模块相连，裸片输入连接点和裸片输出连接点在FPGA裸片表面呈阵列结构排布，FPGA裸片上的各个连接点之间的相对排布结构与硅连接层上的各个连接点之间的相对排布结构匹配；

每个FPGA裸片上的连接点分别与硅连接层上的连接点贴合，FPGA裸片上的各个裸片输入连接点分别与各个硅连接层输出连接点对接，FPGA裸片上的各个裸片输出连接点分别与各个硅连接层输入连接点对接；硅连接层配置电路连接并配置硅连接层互连网络中各条互连线路的通断使得每个硅连接层输入连接点与任意一个硅连接层输出连接点之间形成通路，实现任意两个FPGA裸片之间的互连。

其进一步的技术方案为，硅连接层互连网络包括若干个互连资源模块，每个互连资源模块内包括配置位和若干个互连的可编程多路选择器，配置位的值控制各个可编程多路选择器的工作状态；任意两个互连资源模块之间通过相应跨度的互连线相连，各个硅连接层输入连接点和硅连接层输出连接点均接入相应的互连资源模块，每条互连线路中包括若干个互连资源模块中的若干个可编程多路选择器以及若干条互连线；硅连接层配置电路连接各个互连资源模块中的配置位并写入配置码流，配置位的值用于控制各个可编程多路选择器的工作状态实现对各条互连线路通断的控制。

其进一步的技术方案为，每个互连资源模块中的每个可编程多路选择器由若干个NMOS管搭建而成且在输出端口处设置有电平回复电路，配置位的值控制各个NMOS管的通断。