[发明专利]膜包裹芯片粘附膜以及包括其的半导体封装件

说明书

本发明涉及膜包裹芯片粘附膜及包括其的半导体封装件。本发明的膜包裹芯片粘附膜可包括层叠结构，上述层叠结构包括：粘附层；以及支撑层，层叠于上述粘附层的一面。

技术领域

本发明涉及在采用膜包裹芯片(FOD，Film on die)方式的半导体封装件中适用的控制器芯片包埋型粘附膜以及使用其的半导体封装件。

背景技术

在现有的半导体封装件制备过程中，通常采用包括打线工序和塑封工序的多步骤工序法，即，在使半导体芯片附着于引线框架或电路板部件时，先在用来固定芯片的垫片部位注入、涂敷液态粘附剂来在该处粘附半导体芯片后，对液态的粘附剂层进行规定时间的高温固化后，在打线工序中，以能够使半导体芯片的焊盘与基板的焊接区之间进行电信号交换的方式用引线进行焊接，在塑封工序中，包裹半导体芯片和引线等。以往广泛使用的液态粘附剂具有会因突出或半导体器件的倾斜而在打线(wire bonding)时引起发生异常、产生气泡、难以控制厚度等的缺点。因此，近来趋于主要以粘附膜取代液态粘附剂来使用。

近来，随着电子设备的小型化、高功能化、大容量化趋势的扩大，对半导体封装件的高密度化、高集成化的要求急剧增大，半导体芯片的尺寸逐渐增大，为了在集成度方面给予改善，以多层方式层叠芯片的层叠封装件方法在逐渐增加。

在这样的半导体封装件中，将使用用于控制半导体器件之间的信号或工作的控制器芯片(Controller die)，控制器芯片通常因结构特性的原因而位于半导体外围部或半导体上部侧。

但是，当控制器芯片位于半导体外围部时，会增加半导体封装件的面积，从而限制了封装件的小型化，当位于半导体上部侧时，则由于控制器连接所需引线的长度变长，因而使电阻增加并难以进行高速传输。

因此，可以通过将控制器芯片包埋于半导体层叠部下端来确保有利于有效利用封装件面积以及高速传输信号的结构。为了将控制器芯片包埋于半导体层叠部的下端，使用了厚度比上述控制器芯片更厚的膜包裹芯片(film over die)粘附膜。

但是，使用膜包裹芯片粘附膜的半导体封装件需分别单独管理层叠于膜包裹芯片粘附膜上的半导体芯片(晶片)和层叠于芯片粘贴膜上的半导体芯片。因此，使用膜包裹芯片粘附膜的半导体封装件存在总收益率比普通半导体封装件低的问题。

并且，在将膜包裹芯片粘附膜用于半导体封装件的过程中，在进行以规定尺寸切割膜包裹芯片粘附膜的切割工序时，会出现由于粘附层熔敷过度而增加提取不合格率的问题。

同时，在为了将膜包裹芯片粘附膜用于半导体封装件而移送膜包裹芯片粘附膜时，由于膜包裹芯片粘附膜的厚度厚，因而会出现发生卡塞(jam)现象的问题。

并且，在进行将膜包裹芯片粘附膜附着在基板并在上述膜包裹芯片粘附膜上层叠半导体芯片的芯片贴装工序时，会发生由于控制器芯片没有准确包埋于膜包裹芯片粘附膜内而导致半导体芯片层叠不合格的问题。

由于上述问题，在相关行业中，发生了避免使用膜包裹芯片粘附膜的半导体封装件的现象。

因此，需要一种能够解决上述问题的新型膜包裹芯片粘附膜。

发明内容

发明所要解决的问题

为了解决上述问题，本发明的目的在于提供一种具有新的物性和结构的膜包裹芯片粘附膜。

并且，本发明的目的在于提供一种制备工序简单且制备收益率高的使用膜包裹芯片粘附膜的半导体封装件。

用于解决问题的方案

用于解决上述技术问题的根据本发明第一实施方式的膜包裹芯片粘附膜包括在粘附层的一面层叠有支撑层的新型层叠结构。

并且，用于解决上述技术问题的根据本发明第二实施方式的膜包裹芯片粘附膜包括使探头粘着性检测值和熔融粘度得到控制的粘附层。