[发明专利]双边沿D触发器

权利要求书

1.一种双边沿D触发器，其特征在于，至少包括触发电路和求值电路；

所述触发电路用于根据时钟信号生成内部触发信号；

所述求值电路用于根据所述内部触发信号和输入数据信号，在所述时钟信号的上升沿和下降沿的触发下分别输出输出数据信号；

其中，所述触发电路包括两个输入信号处理电路和触发信号生成电路，每个输入信号处理电路由一个PMOS管、一个NMOS管、一个与门、两个非门构成，所述触发信号生成电路由串联的或门和非门构成；

时钟信号与第一输入信号处理电路连接，反相时钟信号与第二输入信号处理电路连接，两个输入信号处理电路的输出端与所述触发信号生成电路中或门的输入端连接，所述触发信号生成电路中的或门输出第一内部触发信号，所述触发信号生成电路中的非门输出第二内部触发信号；

所述求值电路由传输门、三态反相器和若干个非门构成，所述传输门的输入端通过一个非门接收所述输入数据信号，所述传输门还接收所述第一内部触发信号和第二内部触发信号，所述传输门与所述三态反相器连接，所述三态反相器接收所述第一内部触发信号和所述第二内部触发信号。

2.根据权利要求1所述的双边沿D触发器，其特征在于，在每个输入信号处理电路中，所述PMOS管的源极连接电源电压，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极接地；

所述PMOS管与所述NMOS管的公共端和所述与门的第一输入端连接，所述与门的第二输入端与所述PMOS管的栅极连接；

所述与门的输出端与第一非门连接，所述第一非门与所述第二非门连接；

所述NMOS管的栅极与所述第二非门的输出端连接后，与所述触发信号生成电路中或门的输入端连接。

3.根据权利要求2所述的双边沿D触发器，其特征在于，所述第一输入信号处理电路中PMOS管的栅极连接所述时钟信号；

所述第二输入信号处理电路中PMOS管的栅极连接所述反相时钟信号。

4.根据权利要求1所述的双边沿D触发器，其特征在于，所述触发信号生成电路中的或门输出第一内部触发信号，所述触发信号生成电路中的第三非门输出第二内部触发信号；

所述第一内部触发信号与所述第二内部触发信号的相位互补。

5.根据权利要求4所述的双边沿D触发器，其特征在于，在所述触发电路中，所述时钟信号的上升沿触发所述第一内部触发信号由低电平转变为高电平短脉冲；

所述时钟信号的下降沿触发所述第一内部触发信号由低电平转变为高电平短脉冲。

6.根据权利要求1所述的双边沿D触发器，其特征在于，所述求值电路包括第四非门、传输门、第五非门、第六非门、第七非门和三态反相器；

所述第四非门的输入端接收所述输入数据信号；

所述第四非门与所述传输门连接，所述传输门与所述第五非门连接，所述第五非门与所述第六非门连接，所述第六非门与所述第七非门连接；

所述传输门的两个控制端分别接收所述触发电路提供的第一内部触发信号和第二内部触发信号；

所述三态反相器的第一输入端连接所述第五非门的输出端，所述三态反相器的输出端连接所述第五非门的输入端；

所述三态反相器的第二输入端、第三输入端分别接收所述触发电路提供的第一内部触发信号和第二内部触发信号。

7.根据权利要求6所述的双边沿D触发器，其特征在于，所述第四非门的输出端与所述传输门的输入端连接，所述传输门的输出端与所述第五非门的输入端连接。

8.根据权利要求1所述的双边沿D触发器，其特征在于，所述传输门由一个NMOS管和一个PMOS管构成，所述PMOS管的栅极连接所述第一内部触发信号，所述NMOS管的栅极连接第二内部触发信号。