[发明专利]双边沿D触发器

说明书

本申请公开了一种双边沿D触发器，涉及电路制造领域。该D触发器至少包括触发电路和求值电路；触发电路根据时钟信号生成内部触发信号；求值电路根据内部触发信号和输入数据信号，在时钟信号的上升沿和下降沿的触发下分别输出输出数据信号；触发电路包括两个输入信号处理电路和触发信号生成电路；时钟信号与第一输入信号处理电路连接，反相时钟信号与第二输入信号处理电路连接，触发信号生成电路中输出第一内部触发信号和第二内部触发信号；求值电路接收第一内部触发信号和第二内部触发信号；达到了降低D触发器中时钟信号的工作频率，降低数字电路系统的功耗的效果。

技术领域

本申请涉及电路技术领域，具体涉及一种双边沿D触发器。

背景技术

D触发器是CMOS数字集成电路单元中时序逻辑电路的重要组成部分之一，属于时钟控制触发器。

大规模数字电路系统的功耗主要由静态功耗和动态功耗组成.为了分布时钟线和控制时钟的偏移，需要构造遍布系统的时钟网络，时钟网络的动态功耗占整个数字电路系统功耗的绝大部分。

由于时钟信号是一直在跳变的信号，降低时钟功耗是降低数字电路系统整体功耗的直接途径，普通D触发器在一个时钟周期内只能采集一次数据，而双边沿D触发器可以在一个时钟周期内采集两次数据，时钟信号的工作频率相当于降低了一半，可以大幅降低数字电路系统的功耗。

发明内容

为了解决相关技术中的问题，本申请提供了一种双边沿D触发器。该技术方案如下：

一方面，本申请实施例提供了一种双边沿D触发器，至少包括触发电路和求值电路；

触发电路用于根据时钟信号生成内部触发信号；

求值电路用于根据内部触发信号和输入数据信号，在时钟信号的上升沿和下降沿的触发下分别输出输出数据信号；

其中，触发电路包括两个输入信号处理电路和触发信号生成电路，每个输入信号处理电路由一个PMOS管、一个NMOS管、一个与门、两个非门构成，触发信号生成电路由串联的或门和非门构成；

时钟信号与第一输入信号处理电路连接，反相时钟信号与第二输入信号处理电路连接，两个输入信号处理电路的输出端与触发信号生成电路中或门的输入端连接，触发信号生成电路中的或门输出第一内部触发信号，触发信号生成电路中的非门输出第二内部触发信号；

求值电路由传输门、三态反相器和若干个非门构成，传输门的输入端通过一个非门接收输入数据信号，传输门还接收第一内部触发信号和第二内部触发信号，传输门与三态反相器连接，三态反相器接收第一内部触发信号和第二内部触发信号。

可选的，在每个输入信号处理电路中，PMOS管的源极连接电源电压，PMOS管的漏极与NMOS管的漏极连接，NMOS管的源极接地；

PMOS管与NMOS管的公共端和与门的第一输入端连接，与门的第二输入端与PMOS管的栅极连接；

与门的输出端与第一非门连接，第一非门与第二非门连接；

NMOS管的栅极与第二非门的输出端连接后，与触发信号生成电路中或门的输入端连接。

可选的，第一输入信号处理电路中PMOS管的栅极连接时钟信号；

第二输入信号处理电路中PMOS管的栅极连接反相时钟信号。

可选的，触发信号生成电路中的或门输出第一内部触发信号，触发信号生成电路中的第三非门输出第二内部触发信号；

第一内部触发信号与第二内部触发信号的相位互补。

可选的，时钟信号的上升沿触发第一内部触发信号由低电平转变为高电平短脉冲；

时钟信号的下降沿触发第一内部触发信号由低电平转变为高电平短脉冲。