[发明专利]一种FPGA多区域动态参数时序驱动设计方法

权利要求书

1.一种现场可编程门阵列芯片时序设计方法，所述方法包括：

获得现场可编程门阵列芯片电路图；

将现场可编程门阵列芯片电路图，划分为若干局部区域；

测量各局部区域的时序性能，提取各局部区域的时序参数；

至少根据各局部区域的划分范围及其时序参数，建立现场可编程门阵列芯片时序模型；

基于所述现场可编程门阵列芯片时序模型，利用时序驱动引擎进行现场可编程门阵列芯片的布局、布线。

2.根据权利要求1所述的方法，其中，所述现场可编程门阵列芯片电路图，包括硬件设计语言描述的现场可编程门阵列芯片设计图或原理图，所述硬件设计语言至少包括Verilog语言、VHDL语言。

3.根据权利要求1所述的方法，其中，所述时序参数包括所述局部区域中路径的延迟时间。

4.根据权利要求1所述的方法，其中，测量各局部区域的时序性能，提取各局部区域的时序参数，包括，基于一种现场可编程门阵列芯片的原型，测量各所述局部区域中的时序性能，并提取时序参数。

5.根据权利要求1所述的方法，其中，测量各局部区域的时序性能，提取各局部区域的时序参数，包括，基于模拟仿真计算，估计各所述局部区域中的时序性能，并提取时序参数。

6.根据权利要求1所述的方法，其中，基于所述芯片时序模型，利用时序引擎进行现场可编程门阵列芯片的布局、布线，包括，根据现场可编程门阵列各局部区域的时序参数，和用户模块的运行速度需求，确定现场可编程门阵列芯片用户模块的布局区域。

7.根据权利要求1所述的方法，其中，基于所述芯片时序模型，利用时序引擎进行现场可编程门阵列芯片的布局、布线，包括，根据现场可编程门阵列各局部区域的时序参数，和用户模块的功耗需求，确定现场可编程门阵列芯片用户模块的布局区域。

8.根据权利要求1所述的方法，所述现场可编程门阵列芯片时序设计方法基于电子设计自动化工具。

9.根据权利要求8所述的方法，所述电子设计自动化工具包括，Fux i电子设计自动化工具。