[发明专利]半导体器件和方法

说明书

本申请公开了半导体器件和方法。公开了一种包括围绕功函数金属层的阻挡层的半导体器件及其形成方法。在一个实施例中，一种半导体器件包括：半导体衬底；第一沟道区域，位于半导体衬底之上；第二沟道区域，位于第一沟道区域之上；栅极电介质层，围绕第一沟道区域和第二沟道区域；功函数金属层，围绕栅极电介质层；以及阻挡层，围绕功函数金属层，围绕第一沟道区域的第一阻挡层与围绕第二沟道区域的第二阻挡层融合。

技术领域

本公开总体涉及半导体器件及其制造方法。

背景技术

半导体器件被用于各种电子应用中，例如，个人计算机、蜂窝电话、数码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体衬底之上顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。

半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应解决的其他问题。

发明内容

根据本公开的一方面，提供了一种半导体器件，包括：半导体衬底；第一沟道区域，位于所述半导体衬底之上；第二沟道区域，位于所述第一沟道区域之上；栅极电介质层，围绕所述第一沟道区域和所述第二沟道区域；功函数金属层，围绕所述栅极电介质层；以及阻挡层，围绕所述功函数金属层，其中，围绕所述第一沟道区域的第一阻挡层与围绕所述第二沟道区域的第二阻挡层融合。

根据本公开的另一方面，提供了一种方法，包括：在半导体衬底之上形成沟道区域；形成围绕所述沟道区域的栅极电介质层；在所述栅极电介质层之上沉积功函数金属层；在所述功函数金属层之上沉积阻挡层，其中，所述阻挡层、所述功函数金属层和所述栅极电介质层填充所述半导体衬底和所述沟道区域之间的开口；以及在所述阻挡层之上沉积填充材料。

根据本公开的又一方面，提供了一种半导体衬底；第一沟道区域，位于所述半导体衬底之上并与所述半导体衬底分开；栅极电介质层，围绕所述第一沟道区域；功函数金属层，围绕所述栅极电介质层，其中，所述功函数金属层在垂直于所述半导体衬底的主表面的方向上的厚度与所述功函数金属层在平行于所述半导体衬底的主表面的方向上的厚度相等；以及阻挡层，围绕所述功函数金属层。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1示出了根据一些实施例的三维视图中的包括纳米片场效应晶体管(NSFET)的半导体器件的示例。

图2、图3、图4、图5、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B、图12A、图12B、图12C、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B、图17C、图17D、图18A、图18B、图19A、图19B、图20A、图20B、图21A和图21B是根据一些实施例的制造半导体器件的中间阶段的截面图。

具体实施方式

下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征之上或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。