[发明专利]半导体装置

说明书

提供了一种半导体装置。所述半导体装置包括：外围电路区域，位于第一基底上并且包括电路器件；存储器单元区域，位于覆盖在第一基底上的第二基底上，其中，存储器单元区域包括在与第二基底的上表面垂直的第一方向上彼此间隔开地堆叠的栅电极；以及沟道结构，在第二基底上竖直地延伸并且穿透栅电极。沟道结构可以包括沟道层。半导体装置包括具有贯通接触插塞的贯通布线区域，贯通接触插塞在第一方向上延伸并且使存储器单元区域和外围电路区域彼此电连接，其中，贯通布线区域包括围绕贯通接触插塞的绝缘区域。贯通布线区域还包括遍及贯通布线区域规则地布置并且包括沟道层的虚设沟道结构。

本申请要求于2019年8月20日在韩国知识产权局提交的第10-2019-0101591号韩国专利申请的权益，该韩国专利申请的全部公开出于所有目的通过引用包含于此。

技术领域

本发明构思涉及半导体装置。

背景技术

半导体装置正在变得越来越小，并且需要越来越大的容量来执行诸如数据处理的操作。因此，期望提高构成这种半导体装置的半导体元件的集成度。一种用于提高半导体装置的集成度的建议方法是并入垂直晶体管结构来代替相关技术的平面晶体管结构。

发明内容

本公开的多个方面提供了具有改善的可靠性的半导体装置。

根据本发明构思的一方面，一种半导体装置包括：外围电路区域，位于第一基底上并且包括电路器件；存储器单元区域，位于布置在第一基底上方的第二基底上，其中，存储器单元区域包括在与第二基底的上表面垂直的第一方向上彼此间隔开的栅电极，其中，存储器单元区域包括穿透栅电极并且在第二基底上竖直地延伸的沟道结构，其中，沟道结构包括沟道层；以及贯通布线区域，使存储器单元区域和外围电路区域电连接。贯通布线区域包括：贯通接触插塞，在第一方向上延伸并且穿透通过存储器单元区域，并且使存储器单元区域和电路器件电连接；绝缘区域，围绕贯通接触插塞，其中，绝缘区域包括与第二基底平行的第一绝缘层以及交替地堆叠在第一绝缘层上的第二绝缘层和第三绝缘层；以及虚设沟道结构，穿透第二绝缘层和第三绝缘层并且包括沟道层。虚设沟道结构按行和列布置，使得至少一个虚设沟道结构位于彼此相邻的贯通接触插塞之间。

根据本发明构思的一方面，一种半导体装置包括：外围电路区域，位于第一基底上并且包括电路器件；存储器单元区域，位于布置在第一基底上方的第二基底上，存储器单元区域包括在第二基底上方具有间隔开的栅电极的堆叠结构，存储器单元区域包括竖直地延伸到第二基底并且穿透通过栅电极的沟道结构。沟道结构可以包括沟道层。半导体装置可以包括贯通布线区域，贯通布线区域包括在第一方向上延伸并且将存储器单元区域和外围电路区域彼此电连接的贯通接触插塞，其中，贯通布线区域包括围绕贯通接触插塞的绝缘区域。贯通布线区域还包括遍及贯通布线区域规则地布置并且包括沟道层的虚设沟道结构。

根据本发明构思的一些方面，一种半导体装置包括：第一基底；电路器件，位于第一基底上；第二基底，位于电路器件上；栅电极，在与第二基底的上表面垂直的第一方向上彼此间隔开；沟道结构，穿透通过栅电极并且在第二基底上竖直地延伸。沟道结构可以包括沟道层。半导体装置可以包括在与第一方向垂直的第二方向上延伸并且穿透栅电极的分离区域，其中，分离区域彼此间隔开并且彼此平行。半导体装置可以包括定位在相邻的分离区域之间并且与相邻的分离区域间隔开的贯通布线区域，其中，贯通布线区域包括使电路器件和栅电极彼此电连接的贯通接触插塞、围绕贯通接触插塞的绝缘区域以及包括以与贯通接触插塞的数量至少相同的数量设置的沟道层的虚设沟道结构。

附图说明

通过以下结合附图的详细描述，将更清楚地理解本发明构思的以上和其它的方面、特征和优点，在附图中：

图1是根据一些示例实施例的半导体装置的示意性框图；

图2是根据一些示例实施例的半导体装置的单元阵列的等效电路图；

图3是示出根据一些示例实施例的半导体装置的布置的示意性布局图；