[发明专利]集成电路、集成器件及其形成方法

说明书

集成电路包括光电探测器。光电探测器包括位于半导体衬底中的沟槽中的一个或多个介电结构。光电探测器包括位于沟槽中并且覆盖一个或多个介电结构的光敏材料。介电结构和光敏材料的配置促进了钝化层内的光的全内反射。本发明的实施例还涉及集成器件及其形成方法。

技术领域

本发明的实施例涉及集成电路光子学领域。本发明的实施例更具体地涉及集成电路、集成器件及其形成方法。

背景技术

许多光子集成电路包括光电探测器。光电探测器检测光并且生成指示该光的电信号。如果光电探测器不吸收入射光，则即使光入射在光电探测器上，光电探测器也不会生成电信号。这表示光电探测器的灵敏度不足。

发明内容

本发明的实施例提供了一种集成电路，包括：半导体衬底；介电材料的一个或多个介电结构，从所述半导体衬底的表面突出；和光敏材料，位于所述半导体衬底上并且覆盖所述一个或多个介电结构，其中，所述光敏材料的折射率高于所述一个或多个介电结构的介电材料的折射率；以及介电材料层，覆盖所述光敏材料，所述介电材料层的介电材料的折射率小于所述光敏材料的折射率。

本发明的另一实施例提供了一种形成集成器件的方法，包括：在半导体衬底中形成沟槽；形成从所述沟槽的底面突出的介电材料的一个或多个介电结构；在所述沟槽中沉积覆盖所述一个或多个介电结构的光敏材料，其中，所述光敏材料的折射率高于所述一个或多个介电结构的介电材料的折射率；以及在所述光敏材料上沉积介电材料层，其中，所述介电材料层的介电材料的折射率小于所述光敏材料的折射率。

本发明的又一实施例提供了一种集成器件，包括：半导体衬底，包括多个沟槽；介电材料的一个或多个介电结构，从每个沟槽的底面突出；光敏材料，位于每个沟槽中，所述光敏材料覆盖所述一个或多个介电结构，并且所述光敏材料的折射率大于所述一个或多个介电结构的介电材料的折射率；多个透镜，每个透镜配置为将光聚焦到相应沟槽中的所述光敏材料上；以及介电材料层，覆盖每个沟槽中的所述光敏材料，所述介电材料层的介电材料的折射率低于所述光敏材料的折射率。

附图说明

图1是根据一个实施例的集成电路的框图。

图2至图6B和图8示出了根据一个实施例的在制造的各个阶段期间的集成电路的截面图。

图7A是根据一个实施例的图6A的集成电路的顶视图。

图7B是根据一个实施例的图6A的集成电路的顶视图。

图9A示出了根据一个实施例的光通过集成电路的路径。

图9B示出了根据一个实施例的光通过图8的集成电路的路径。

图10A示出了根据一个实施例的前侧照明集成电路。

图10B示出了根据一个实施例的背侧照明集成电路。

图10C示出了根据一个实施例的包括结合在一起的光子集成电路和CMOS集成电路的光子器件。

图11是根据一个实施例的用于形成集成电路的方法的流程图。

具体实施方式

在以下描述中，针对集成电路内的各种层和结构描述了许多厚度和材料。对于各种实施例，通过示例的方式给出了特定的尺寸和材料。根据本发明，本领域技术人员将认识到，在许多情况下可以使用其他尺寸和材料，而不背离本发明的范围。