[发明专利]一种应用于超低静态电流LDO的输出级泄放电路

说明书

本发明提供一种应用于超低静态电流LDO的输出级泄放电路，其包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，所述运算放大器AMP的反相输入端与基准电压Vref相连，所述运算放大器AMP的同相输入端与电压反馈Vfb相连，所述功率管MP的栅极与所述运算放大器AMP的输出端相连，所述功率管MP的漏极与工作电压Vdd相连；本方案通过一种高匹配度的泄放电路，可以实现在不同工艺角，温度，电压下，超低静态电流LDO的输出级MP漏电问题，可以实现输出级的超低静态电流。

技术领域

本发明涉及半导体集成电路技术领域，具体涉及一种应用于超低静态电流LDO的输出级泄放电路。

背景技术

LDO(线性稳压电路)是一种通用的稳压电路，相较于开关稳压电路，它具有抖动纹波小，PSRR高等优点，参照附图1所示，运放AMP和MP以及R1，R2形成电路闭环，LDO输出Vout＝VREF*(R2+R1)/R2。在一些极低功耗的应用比如物联网，手持设备等的系统中，LDO本身的静态功耗会增加系统的静态功耗，降低能量的使用效率。在整个环路中，AMP和输出级MP都会贡献静态电流，如果要实现LDO的静态电流小，则必须减少AMP及MP的静态电流。但是MP本身会有漏电流，而且此漏电流容易受工艺，电压，温度的影响，当MP的漏电流大于R1和R2上流过的静态电流时，整个LDO环路不能稳定，对应的实际使用时LDO空载时，LDO输出电压不稳定。

参见附图2所示，一项授权公告号为CN208819106U，名称为“一种超低静态功耗的LDO电路及驱动大负载的超低静态功耗LDO电路”的中国实用新型专利，其通过LDO的负载上挂一个反向二极管D1来实现吸收MP的漏电流，这个方法有一个缺点，因为二极管D1与MP是不同的器件，在不同的工艺，温度，电压下匹配不好，很难做到静态电流最小。虽然其都实现了低静态功耗LDO输出级MP的漏电流吸收，但其仍然存在上述缺陷。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种应用于超低静态电流LDO的输出级泄放电路，该输出级泄放电路解决了超低静态电流LDO的输出级MP漏电流在LDO空载时产生的输出电压不稳定的问题。

为实现上述目的，本发明采用的技术方案如下：

一种应用于超低静态电流LDO的输出级泄放电路，所述输出级泄放电路包括运算放大器AMP、PMOS功率管MP、一对PMOS管MP1、NMOS管MN1和MN2，所述运算放大器AMP的反相输入端与基准电压Vref相连，所述运算放大器AMP的同相输入端与电压反馈Vfb相连，所述功率管MP的栅极与所述运算放大器AMP的输出端相连，所述功率管MP的漏极与工作电压Vdd相连，每一所述PMOS管MP1与功率管MP的宽长比为成比例设置的。

在一些实施例中，一对所述PMOS管MP1之间的漏极和栅极分别对应相连，一所述PMOS管的源极分别与NMOS管MN2的源极和栅极相连，NMOS管MN2的漏极和另一PMOS管的源极通过设置有的偏置电流I b相连，NMOS管MN2的漏极与NMOS管MN1的漏极相连，NMOS管MN1的漏极接地，NMOS管的MN1和MN2的栅极相连，NMOS管MN1的源极与PMOS管MP的源极相连。

在一些实施例中，所述NMOS管MN1和NM2之间的宽长比为成比例设置的。

在一些实施例中，所述功率管MP的源极通过电阻Rf1与运算放大器AMP的同相输入端相连，所述功率管MP的源极与外部负载Vout相连。

在一些实施例中，所述MOS管MP的源极通过电阻Rf1和Rf2接地，其中运算放大器AMP的同相输入端连接在所述电阻Rf1和Rf2之间。

与传统的技术方案相比，本方案具有的有益技术效果为：本方案通过一种高匹配度的泄放电路，可以实现在不同工艺角，温度，电压下，超低静态电流LDO的输出级MP漏电问题，可以实现输出级的超低静态电流。

附图说明