[发明专利]半导体存储器装置以及该半导体存储器装置的制造方法

说明书

本文提供了一种半导体存储器装置以及该半导体存储器装置的制造方法。该半导体存储器装置包括：接触图案，其包括垂直接触部以及在与垂直接触部交叉的方向上从垂直接触部延伸的侧壁接触部；下导电图案，其具有垂直接触部插入其中的孔；以及上导电图案，其与下导电图案的一部分交叠。上导电图案包括与侧壁接触部接触的第一侧部以及面向垂直接触部并与垂直接触部间隔开的第二侧部。

技术领域

本公开的各种实施方式总体上涉及半导体存储器装置以及制造该半导体存储器装置的方法，更具体地，涉及一种包括导电图案的层叠物的半导体存储器装置以及制造该半导体存储器装置的方法。

背景技术

半导体存储器装置包括存储器单元阵列和联接到存储器单元阵列的外围电路。存储器单元阵列包括可存储数据的多个存储器单元，并且外围电路被配置为执行存储器单元的各种操作。

存储器单元阵列可包括层叠在基板上的存储器单元。存储器单元的栅电极可通过在层叠存储器单元的方向上彼此间隔开的同时层叠的导电图案来实现。在形成用于将导电图案的层叠结构连接到外围电路的连接结构时，可能发生各种工艺缺陷。

发明内容

本公开的实施方式可提供一种半导体存储器装置，该半导体存储器装置包括：接触图案，其包括垂直接触部以及在与垂直接触部交叉的方向上从垂直接触部延伸的侧壁接触部；下导电图案，其具有垂直接触部插入其中的孔；以及上导电图案，其与下导电图案的一部分交叠，其中，上导电图案可包括与侧壁接触部接触的第一侧部以及面向垂直接触部并与垂直接触部间隔开的第二侧部。

本公开的实施方式可提供一种半导体存储器装置，该半导体存储器装置包括：栅极层叠物，其具有在沿层叠方向彼此间隔开的同时层叠并形成阶梯结构的多个导电图案；多个侧壁接触部，其分别形成在导电图案的侧壁上；多个垂直接触部，其分别在层叠方向上从侧壁接触部延伸；以及多个间隔物绝缘层，其设置在垂直接触部和导电图案之间。

本公开的实施方式可提供一种制造半导体存储器装置的方法，该方法包括以下步骤：形成初步阶梯结构，该初步阶梯结构包括交替地层叠的多个层间绝缘层和多个水平牺牲层；在各个水平牺牲层的侧壁上形成焊盘牺牲层；形成穿过焊盘牺牲层和初步阶梯结构的第一孔；在第一孔的侧壁上形成间隔物绝缘层；在间隔物绝缘层上形成第一牺牲柱以填充第一孔；利用导电图案替换水平牺牲层；去除第一牺牲柱以暴露间隔物绝缘层；去除间隔物绝缘层的一部分以暴露焊盘牺牲层；去除焊盘牺牲层；以及形成接触图案，该接触图案填充焊盘牺牲层被去除的区域和第一孔。

附图说明

图1是示出根据本公开的实施方式的半导体存储器装置的框图。

图2A和图2B是示出图1所示的存储器单元阵列的实施方式的图。

图3是示意性地示出包括图1所示的外围电路的基板以及与基板交叠的组件的框图。

图4是示出根据实施方式的层叠阵列的平面图。

图5A、图5B、图5C、图5D和图5E是图4所示的栅极层叠物的截面图。

图6是图4所示的接触图案的立体图。

图7A、图7B、图7C和图7D是图4所示的虚设阶梯结构的截面图。

图8是图4所示的虚设缓冲层叠物的截面图。

图9A和图9B是示出根据实施方式的层叠阵列的平面图和截面图。

图10A、图10B、图11、图12A、图12B、图13A、图13B、图13C、图14A、图14B、图14C、图15A、图15B、图16A、图16B、图17A、图17B、图17C、图18A、图18B、图19A、图19B、图19C和图20A、图20B、图20C是示出根据实施方式的制造半导体存储器装置的方法的图。

图21是示出根据实施方式的存储器系统的配置的框图。