[发明专利]具有端口电压保护功能的推挽结构端口输出电路

说明书

本发明公开了一种具有端口电压保护功能的推挽结构端口输出电路，涉及电子电路领域，该推挽结构端口输出电路在第一PMOS管和第一NMOS管之间串联二极管，在第一NMOS管的漏极与端口之间串联第二PMOS管，第二PMOS管的衬底和源极相连并连接第一NMOS管的漏极，第二PMOS管的漏极连接到端口、栅极通过第二NMOS管接地；第二PMOS管和二极管的设计可以将端口与第一NMOS管的漏极以及第一PMOS管的漏极隔离开从而保护两个MOS管，使得该端口输出电路在端口电压为负电位或远高于电源电压的情况下也能正常工作。

技术领域

本发明涉及电子电路领域，尤其是一种具有端口电压保护功能的推挽结构端口输出电路。

背景技术

在集成电路设计中，经常会用到推挽结构来作为端口输出电路，常见的推挽结构作为端口输出电路的电路图如图1所述。PMOS管P1的衬底与源极相连接至电源VDD，P1的栅极连接控制信号ENB，P1的漏极连接NMOS管N1的漏极并与端口PAD相连，N1的衬底与源极相连接至地GND，N1的栅极连接控制信号ENA。对于图1所示的端口输出电路，当ENA和ENB均为高电平时，N1导通且导通电阻可以忽略不计，P1截止且截止电阻可以认为无限大，此时PAD上的电位被N1下拉至GND，电位为低。当ENA和ENB均为低电平时，P1导通且导通电阻可以忽略不计，N1截止且截止电阻可以认为无限大，此时PAD上的电位被P1上拉至VDD，电位为高。当ENA为低电平、ENB位高电平时，P1和N1都截止，此时PAD上的电位处于不确定状态，可通过外加上拉下拉电阻来实现电位的确定。当ENA为高电平、ENB为低电平时，P1和N1都导通，此时会有大电流流过P1和N1，容易造成器件损坏，一般来讲ENA和ENB的控制要避免此类情况的出现。

图1所示的以推挽结构作为端口输出电路的结构简单、功能实用，但这种结构存在如下一些问题、使得其应用场景有限：比如，当PAD处产生一个负电压时，由于N1的漏极是直接与PAD相连，所以N1的漏极电位也为负，但此时N1的衬底与源极相连接至地GND，电位为0。根据NMOS管的结构可知，其漏极与衬底之间存在一个PN结，当漏极为负电位、衬底为0电位时，此PN结正偏，且此时不存在限流电阻，所以PN结上电流很大，很容易将N1烧毁，从而影响此推挽电路的功能。同时，当PAD处产生一个正电压且该电压远大于电源VDD时，由于P1的漏极是直接与PAD相连，所以P1的漏极电位也为该正电压，但此时P1的衬底与源极相连接至电源VDD，根据PMOS的结构可知，漏极与衬底之间存在一个PN结，当漏极电位远大于衬底电位时，此PN结正偏，且此时不存在限流电阻，所以PN结上电流很大，很容易将P1烧毁，从而影响此推挽电路的功能。

由此可知，在使用图1所示的端口输出电路时，如果端口PAD处产生负电压或者远大于电源VDD的正电压，那么该结构会由于PN结的正向导通产生大电流，从而将电路烧毁，影响电路功能。

发明内容

本发明人针对上述问题及技术需求，提出了一种具有端口电压保护功能的推挽结构端口输出电路，本发明的技术方案如下：

一种具有端口电压保护功能的推挽结构端口输出电路，该推挽结构端口输出电路包括：第一PMOS管、第一NMOS管、二极管、第二PMOS管以及第二NMOS管；

第一PMOS管的衬底与源极相连并连接至电源，第一PMOS管的漏极连接二极管的阳极，二极管的阴极连接第一NMOS管的漏极，第一NMOS管的衬底和源极相连并连接至地，第一PMOS管和第一NMOS管的栅极分别连接两个不同的控制信号端；

第一NMOS管与二极管的公共端连接第二PMOS管的衬底和源极，第二PMOS管的漏极连接到端口，第二PMOS管的栅极连接第二NMOS管的漏极，第二NMOS管的衬底和源极相连并连接至地，第二NMOS管的栅极连接至电源。