[发明专利]一种集成无源器件及其制作方法和集成电路

说明书

本申请公开了一种集成无源器件及其制作方法和集成电路,所述集成无源器件至少包括第一功能层，以及堆叠制作在所述第一功能层表面的第二功能层；所述第一功能层集成了第一无源器件，所述第二功能层集成了第二无源器件。本申请通过将无源器件堆叠设置，从而减小芯片的表面积，节省电路板空间，有利于减小芯片成本，并提高芯片的电性能。

技术领域

本申请涉及电子器件和无线通讯领域，尤其涉及一种集成无源器件及其制作方法和集成电路。

背景技术

集成无源器件(Integrated Passive Device，IPD)是一系列专用工艺技术的集合，指在一块芯片上集成多个无源器件，提供高集成度和高性能的器件。集成无源器件在许多领域都有应用，如手持设备、手机、无线局域网络(Wireless Local Area Network，WLAN)和射频模块等；典型的IPD可以有效地替代十几到几十个分立器件，而在某些情况下，2-3个集成无源器件足以替代100个分立器件。与其它技术(如表面贴装器件和低温共烧陶瓷)相比，IPD在规模、成本和性能方面具有竞争优势。基于半导体制造工艺的集成无源器件(IPD)工艺技术非常适合用于实现阻抗匹配电路、生产便携式无线和射频应用中使用的无源器件，如电感、电容、电阻、巴伦、滤波器、耦合器、功分器和双工器。IPD器件高Q值可以减少RF信号传输路径中的损耗，从而提高无线系统的电池性能和改进接收；并且使匹配电路和滤波器的尺寸大为减少。IPD也为射频封装系统提供了一种经济有效的解决方案，由于对5G通信、手持无线设备在尺寸、成本和功能上的不断需求而引起越来越多的关注。

随着技术的迅速发展，制造商们正在竞相提供尽可能缩小尺寸和更多功能的产品。目前所有的元件都是布局在一个平面，芯片的面积可以大致为各个元件的面积之和，这样芯片的面积就变得很大，导致产品成本增加。

发明内容

本申请的目的是提供一种可以减小芯片面积的集成无源器件及其制作方法和集成电路。

本申请公开了一种集成无源器件，至少包括第一功能层，以及堆叠制作在所述第一功能层表面的第二功能层；所述第一功能层集成了第一无源器件，所述第二功能层集成了第二无源器件。

可选的，所述集成无源器件包括第三功能层，所述第三功能层设置在所述第二功能层上，所述第三功能层集成了第三无源器件；所述第一无源器件、所述第二无源器件和所述第三无源器件包括电容、电感或电阻。

可选的，所述第一无源器件为电感，所述第二无源器件为电容，所述第三无源器件为电阻；所述第一功能层为电感层，所述第二功能层为电容层，所述第三功能层为电阻层。

可选地，所述第一功能层是电容层或电感层，所述第二功能层是电感层或电阻层，所述第三功能层是电容层或电感层。

可选地，所述集成无源器件包括多层堆叠设置的电容层、多层堆叠设置的电感层，和多层堆叠设置的电阻层。

可选的，所述集成无源器件包括堆叠设置的衬底、第一钝化层、电感层、第一金属间介质层、电容层、第二金属间介质层、第三金属间介质层、电阻层和第二钝化层。

可选的，所述电容层包括多个电容，所述电容包括下电极、电容介质、上电极和第一金属连线，所述下电极设置在所述第一金属间介质层上，所述电容介质设置在所述下电极上，所述上电极和第一金属连线设置在所述电容介质上；所述下电极与所述电感层中的电感连通，所述上电极和第一金属连线与所述电阻层中的电阻连通。

可选的，所述集成无源器件包括背孔和背面金属层，所述背孔贯穿所述衬底和第一钝化层，所述背面金属层设置在所述衬底的下表面，通过所述背孔与所述电感连接。

可选的，所述第一功能层中的多个第一无源器件同制程形成，所述第二功能层中的多个第二无源器件同制程形成，所述第三功能层中的多个第三无源器件同制程形成。