[发明专利]半导体装置的形成方法

说明书

提供半导体装置及半导体装置的形成方法。根据本公开实施例，一种半导体装置的形成方法包括：提供工件，包括：位于第一介电层中的一金属部件、位于此金属部件上的蚀刻停止层、位于此蚀刻停止层上的第二介电层、位于此第二介电层上的第三介电层、具有沟槽的图案化硬遮罩。此方法还包括：形成导孔开口(via opening)穿过此图案化硬遮罩中的此沟槽、此第二介电层、此第三介电层以及此蚀刻停止层，以露出此金属部件，沉积金属层于此沟槽及此导孔开口中，以分别形成金属线及金属接触导孔，且沉积此金属层于此工件上，移除位于此金属线及此金属接触导孔之间的此图案化硬遮罩，以及沉积第四介电层于此金属线及此金属接触导孔之间。

技术领域

本发明实施例涉及半导体装置及其形成方法，特别涉及半导体装置的互连结构及其形成方法。

背景技术

半导体集成电路产业经历了指数型的成长。集成电路材料及设计上的技术进步已产生了数个世代的集成电路，其中每一世代皆比前一代具有更小且更复杂的电路。集成电路演进期间，功能密度(亦即，单位芯片面积的互连装置数目)通常会增加而几何尺寸(亦即，即可使用工艺生产的最小元件(或线))却减少。此微缩化的过程通常会以增加生产效率与降低相关成本而提供助益。

此微缩化也增加了集成电路工艺及生产的复杂性，而为了实现前述的技术进步，在集成电路工艺及生产方面也要有类似的进展。举例而言，随着持续缩小的集成电路部件尺寸，多层互连(multilayer interconnect，MLI)部件变得更为紧密，数个多层互连部件的接触件显示出增加的接触电阻并阻碍电流，带来性能、产率、以及成本方面的挑战。在所有多层互连层中，较靠近主动装置的第一及/或第二多层互连层具有最小的线宽。已观察到在第一/第二多层互连层中形成导孔所造成的边角圆化(edge rounding)及低介电常数介电质损伤可能会导致短路或增加寄生电容。因此，虽然现有的接触件已大致合乎需求，但并非在所有方面都令人满意。

发明内容

本发明实施例提供半导体装置的形成方法。此方法包括：提供工件，包括：位于第一介电层中的一金属部件、位于此金属部件上的蚀刻停止层、位于此蚀刻停止层上的第二介电层、位于此第二介电层上的第三介电层、具有沟槽的图案化硬遮罩；形成导孔开口(viaopening)穿过此图案化硬遮罩中的此沟槽、此第二介电层、此第三介电层以及此蚀刻停止层，以露出此金属部件；沉积一金属层于此沟槽及此导孔开口中，以分别形成金属线及金属接触导孔，且沉积此金属层于此工件上；移除位于此金属线及此金属接触导孔之间的此图案化硬遮罩；以及沉积第四介电层于此金属线及此金属接触导孔之间。

本发明的另一实施例中，提供半导体装置的形成方法。此方法包括：提供工件，包括：位于第一介电层中的金属部件、位于此金属部件上的蚀刻停止层、位于此蚀刻停止层上的第二介电层、第三介电层、具有沟槽的图案化硬遮罩；形成导孔开口穿过此图案化硬遮罩中的此沟槽、此第二介电层、此第三介电层以及此蚀刻停止层，以露出此金属部件；以及沉积金属层于此图案化硬遮罩上及此导孔开口中，使此金属层与此金属部件电性连接。

本发明的又一实施例中，提供一种半导体装置。此装置包括：金属部件，设置于第一介电层中；蚀刻停止层，位于此金属部件上；第二介电层，位于此蚀刻停止层上；金属线，位于此第二介电层上；金属接触导孔，邻近此金属线；以及第三介电层，位于此金属线及此第二介电层之间，其中此金属接触导孔延伸穿过此第二介电层、此第三介电层及此蚀刻停止层，并与此金属部件电性接触。

附图说明

由以下的详细叙述配合说明书附图，可最好地理解本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制。事实上，可任意地放大或缩小各种元件的尺寸，以清楚地表现出本发明实施例的特征。

图1是根据本发明实施例的各种面向，示出制造集成电路装置的互连结构的方法的流程图。

图2-图10、图11A、及图11B是根据本发明实施例的各种面向，示出互连结构在如图1的方法的各种制造阶段的局部剖面示意图。