[发明专利]半导体存储器装置

权利要求书

1.一种半导体存储器装置，该半导体存储器装置包括：

逻辑电路，所述逻辑电路被设置在基板上，所述基板具有单元区域和所述单元区域外部的外围区域；

源极板，所述源极板被限定在所述逻辑电路上方；

狭缝，所述狭缝将所述源极板分成在所述单元区域中的单元源极板和在所述外围区域中的虚设源极板；以及

存储器单元阵列，所述存储器单元阵列被限定在所述单元源极板上，

其中，所述虚设源极板保持在恒定电压，而与所述存储器单元阵列和所述逻辑电路的操作无关。

2.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：

顶部布线，所述顶部布线被限定在所述源极板上方；

底部布线，所述底部布线被限定在所述逻辑电路和所述源极板之间；以及

接触件，所述接触件在所述外围区域中联接所述顶部布线和所述底部布线，

其中，所述虚设源极板具有供所述接触件穿过的开口。

3.根据权利要求1所述的半导体存储器装置，其中，所述单元源极板和所述虚设源极板由相同的材料形成。

4.根据权利要求1所述的半导体存储器装置，其中，所述逻辑电路的一部分沿垂直于所述基板的顶面的垂直方向与所述虚设源极板交叠。

5.根据权利要求1所述的半导体存储器装置，该半导体存储器装置还包括：

多个焊盘，所述多个焊盘被布置在所述外围区域中并且被暴露至覆盖所述存储器单元阵列的顶部电介质层外部，并且所述多个焊盘彼此间隔开，

其中，所述虚设源极板沿垂直于所述基板的顶面的垂直方向与所述多个焊盘中的至少一个交叠。

6.根据权利要求5所述的半导体存储器装置，其中，所述逻辑电路的一部分沿所述垂直方向与所述虚设源极板的一部分以及所述多个焊盘中的至少一个交叠。

7.根据权利要求5所述的半导体存储器装置，其中，所述虚设源极板在形状上是连续的，并且沿所述垂直方向与所有的所述多个焊盘交叠。

8.根据权利要求5所述的半导体存储器装置，其中，将所述多个焊盘分组成多个焊盘组，并且将所述虚设源极板分成分别对应于所述多个焊盘组中的一个焊盘组的多个分段。

9.根据权利要求5所述的半导体存储器装置，其中，将所述虚设源极板分成分别对应于所述多个焊盘中的一个的多个分段。

10.一种半导体存储器装置，该半导体存储器装置包括：

逻辑电路，所述逻辑电路被限定在基板上，所述基板具有单元区域和所述单元区域外部的外围区域；

单元源极板，所述单元源极板在所述单元区域中被设置在所述逻辑电路上方；

存储器单元阵列，所述存储器单元阵列被限定在所述单元源极板上；以及

静电放电屏蔽板，所述静电放电屏蔽板在所述外围区域中被设置在所述逻辑电路上方。

11.根据权利要求10所述的半导体存储器装置，其中，所述单元源极板和所述静电放电屏蔽板通过沿所述单元区域和所述外围区域之间的边界的狭缝而彼此分开。

12.根据权利要求10所述的半导体存储器装置，该半导体存储器装置还包括：

顶部布线，所述顶部布线被设置在所述单元源极板和所述静电放电屏蔽板上方；

底部布线，所述底部布线被设置在位于所述单元源极板和所述基板之间以及所述静电放电屏蔽板和所述基板之间的覆盖所述逻辑电路的底部电介质层中；以及

接触件，所述接触件在所述外围区域中联接所述顶部布线和所述底部布线，

其中，所述静电放电屏蔽板包括供所述接触件穿过的开口。

13.根据权利要求10所述的半导体存储器装置，其中，所述逻辑电路的一部分沿垂直于所述基板的顶面的垂直方向与所述静电放电屏蔽板的一部分交叠。