[发明专利]具有电容连接垫的半导体结构与电容连接垫的制作方法

说明书

本发明公开一种具有电容连接垫的半导体结构与电容连接垫的制作方法，具有电容连接垫的半导体结构包含一基底，一电容接触插塞设置于基底上，一电容连接垫接触并连结电容接触插塞，一位线设置于基底上以及一介电层围绕电容连接垫，介电层具有一底面低于位线的一顶面。

本申请是2017年2月24日提交的发明名称为“具有电容连接垫的半导体结构与电容连接垫的制作方法”的中国发明专利申请：201710102423.8的分案申请

技术领域

本发明涉及一种电容连接垫的制作方法，特别是涉及一种围绕电容连接垫的介电层其底面低于位线的顶面的制作方法。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)是由数目庞大的存储单元(memory cell)所聚集而成的。DRAM中的每一个存储单元包含有一个晶体管作为一开关晶体管以及一个电容用来存储电荷。电容是通过下电极与电容连接垫(landing pad)电连接，电容连接垫与电容接触插塞电连接，并与晶体管的漏极形成存取的通路。

随着DRAM上的集成度快速增加，电容连接垫的尺寸也越来越小，因此利用曝光步骤定义电容连接垫的位置时，常会发生对不准的情况，导致之后在形成电容连接垫时，发生相邻的电容连接垫依然彼此连接的情况，如此会造成电路短路的现象。

发明内容

有鉴于此，本发明提供一种电容连接垫的制作方法，以解决上述问题。

根据本发明的第一优选实施例，一种具有电容连接垫的半导体结构，包含一基底，一电容接触插塞设置于基底上，一电容连接垫接触并连结电容接触插塞，一位线设置于基底上以及一介电层围绕电容连接垫，介电层具有一底面低于位线的一顶面。

根据本发明的第二优选实施例，一种电容连接垫的制作方法，一种电容连接垫的制作方法，包含：提供一基底，多个字符线埋入于基底中，各个字符线正上方各自设置有一绝缘层，相邻的各个绝缘层之间定义出一开口，然后形成一金属层填入开口，并且使得各个绝缘层完全埋入于金属层中，接着形成一第一硬掩模覆盖金属层，之后进行一第一图案化制作工艺，图案化第一硬掩模，使得第一硬掩模转变为多个第二硬掩模，接续进行一第二图案化制作工艺，图案化各个第二硬掩模，使得第二硬掩模转变为多个第三硬掩模，其中各个第三硬掩模不相连并且各个第三硬掩模分别部分重叠绝缘层的其中之一，然后以全部的第三硬掩模为掩模移除金属层以在金属层上形成一沟槽，沟槽延伸至开口中并且沟槽的一底面低于绝缘层的一顶面，其中沟槽于金属层上定义出多个电容连接垫，最后形成一介电层填满沟槽。

根据本发明的第三优选实施例一种接触结构，用于电连接动态随机存取存储器单元中的电容与晶体管，包含：一电容连接垫和电容接触插塞。电容连接垫包含一第一部件和一第二部件。

第一部件包含一第一底面，第二部件包含一第一顶面和一第二底面，其中第一底面接触第一顶面，第一底面的面积小于第一顶面的面积，此外第二部件位于第一部件和电容接触插塞之间，电容接触插塞包含一第二顶面，第二顶面接触第二底面，第二顶面的面积小于第二底面的面积。

附图说明

图1至图12为本发明的一优选实施例所绘示的电容连接垫的制作方法的示意图，其中：

图1为提供基底和形成金属层的制作工艺示意图；

图2为接续图1的制作工艺示意图；

图3为图2的存储器区的上视图；

图4为接续图2的制作工艺示意图；

图5为接续图4的制作工艺示意图；

图6为图5中存储器区的上视图；

图7为接续图5的制作工艺示意图；

图8为接续图7中存储器区的制作工艺步骤的上视图；