[发明专利]晶圆级封装方法

说明书

一种晶圆级封装方法，方法包括：提供形成有多个第一芯片的第一器件晶圆，所述第一芯片包括相对的第一表面和第二表面，所述第一表面具有裸露的且相间隔的第一互连电极和外接电极；形成覆盖所述外接电极的遮挡层；提供多个第二芯片，所述第二芯片的表面具有裸露的第二互连电极；利用键合层将所述第二芯片键合于所述第一芯片的第一表面上，所述第二互连电极和第一互连电极上下相对，围成空腔，且所述第二芯片露出所述外接电极；形成所述遮挡层后，形成填充于所述空腔中的芯片互连结构；形成所述芯片互连结构后，去除所述遮挡层。本发明在实现晶圆级封装的同时，提高封装可靠性、降低封装成本。

技术领域

本发明实施例涉及半导体封装技术领域，尤其涉及一种晶圆级封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(ball gridarray，BGA)、芯片尺寸封装(chip scale package，CSP)、晶圆级封装(wafer levelpackage，WLP)、三维封装(3D)和系统封装(system in package，SiP)。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用三维立体堆叠模式的晶圆级系统封装(wafer level package systemin package，WLPSIP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

在晶圆级系统封装工艺中，不仅需要将两片裸芯片键合在一起以实现物理连接，同时还需要连接其互连引线，从而实现电性连接。

发明内容

本发明实施例解决的问题是提供一种晶圆级封装方法，在实现晶圆级封装的同时，提高封装可靠性、降低封装成本。

为解决上述问题，本发明实施例提供一种晶圆级封装方法，包括：提供形成有多个第一芯片的第一器件晶圆，所述第一芯片包括相对的第一表面和第二表面，所述第一表面具有裸露的且相间隔的第一互连电极和外接电极；形成覆盖所述外接电极的遮挡层；提供多个第二芯片，所述第二芯片的表面具有裸露的第二互连电极；利用键合层将所述第二芯片键合于所述第一芯片的第一表面上，所述第二互连电极和第一互连电极上下相对，围成空腔，且所述第二芯片露出所述外接电极；形成所述遮挡层后，形成填充于所述空腔中的芯片互连结构；形成所述芯片互连结构后，去除所述遮挡层。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供形成有多个第一芯片的第一器件晶圆以及第二芯片，第一芯片的第一表面具有裸露的且相间隔的第一互连电极和外接电极，第二芯片的表面具有裸露的第二互连电极，形成覆盖外接电极的遮挡层后，利用键合层将第二芯片键合于第一表面上，第二互连电极和第一互连电极上下相对，围成空腔，且第二芯片露出外接电极，随后形成填充于空腔中的芯片互连结构；其中，本发明实施例通过形成填充于空腔中的芯片互连结构，从而实现晶圆级封装，而且，在形成芯片互连结构的过程中，所述遮挡层用于保护外接电极，以免外接电极暴露在形成芯片互连结构的环境中，从而避免在外接电极表面形成外接互连凸块，由于芯片互连结构具有一定的体积，这相应能否避免外接互连凸块与芯片互连结构发生连接的问题，这降低了第一互连电极和外接电极发生电连接的概率，进而提高封装可靠性，此外，第二芯片键合于第一芯片表面，并露出外接电极，这能够为连接外接电极的焊线提供容纳空间，使得焊线兼容三维立体堆叠的晶圆级封装，不会导致封装结构高度的增加，且具有打线工艺简单、成本低的优势；综上，本发明实施例在实现晶圆级封装的同时，提高封装可靠性、降低封装成本。

可选方案中，遮挡层与所述外接电极的刻蚀选择比大于10:1，从而在去除所述遮挡层时，对外接电极的损伤较小，保持外接电极的表面平坦度，从而保证后续焊线粘结可靠性。