[发明专利]晶圆级封装方法以及封装结构

说明书

一种晶圆级封装方法以及封装结构，方法包括：提供有多个第一芯片的晶圆，包括相对的第一表面和第二表面，第一表面有第一互连电极和外接电极；提供多个第二芯片和多个互连芯片，第二芯片表面有第二互连电极，互连芯片包括第三表面和第四表面，互连芯片中有互连结构，第三表面暴露部分互连结构；将第二芯片和互连芯片键合于第一表面上；形成第一互连凸块，用于实现第一互连电极和第二互连电极电连接，形成第二互连凸块，用于实现外接电极和互连结构电连接。本发明实现晶圆级封装，且通过互连芯片将第一芯片和第二芯片构成的芯片模块的引出端引至第一表面一侧，从而减小对晶圆的损伤，且适用于各种晶圆的系统集成，进而提高封装兼容性和可靠性。

技术领域

本发明实施例涉及半导体封装技术领域，尤其涉及一种晶圆级封装方法以及封装结构。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(ball gridarray，BGA)、芯片尺寸封装(chip scale package，CSP)、晶圆级封装(wafer levelpackage，WLP)、三维封装(3D)和系统封装(system in package，SiP)。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用三维立体堆叠模式的晶圆级系统封装(wafer level package systemin package，WLPSIP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

在晶圆级系统封装工艺中，不仅需要将两片裸芯片键合在一起以实现物理连接，同时还需要连接其互连引线，从而实现电性连接。

发明内容

本发明实施例解决的问题是提供一种晶圆级封装方法以及封装结构，在实现晶圆级封装的同时，提高封装兼容性和封装可靠性。

为解决上述问题，本发明实施例提供一种晶圆级封装方法，包括：提供形成有多个第一芯片的晶圆，所述第一芯片包括相对的第一表面和第二表面，所述第一表面具有第一互连电极和外接电极；提供多个第二芯片和多个互连芯片，所述第二芯片的表面具有第二互连电极，所述互连芯片包括相对的第三表面和第四表面，所述互连芯片中形成有互连结构，所述互连芯片的第三表面暴露部分所述互连结构；将所述第二芯片和所述互连芯片键合于所述第一芯片的第一表面上；形成第一互连凸块，用于实现所述第一互连电极和所述第二互连电极之间的电连接，形成第二互连凸块，用于实现所述外接电极和所述互连结构之间的电连接。

相应的，本发明实施例提供一种封装结构，包括：基底，所述基底中形成有第一芯片，所述第一芯片包括相对的第一表面和第二表面，所述第一表面具有第一互连电极以及外接电极；第二芯片，键合于所述第一芯片的第一表面上，所述第二芯片的表面具有第二互连电极；互连芯片，键合于所述第一芯片的第一表面上，所述互连芯片包括相对的第三表面和第四表面，所述互连芯片中形成有互连结构，所述互连芯片的第三表面暴露部分所述互连结构；第一互连凸块，电连接所述第一互连电极和所述第二互连电极；第二互连凸块，电连接所述外接电极和所述第一互连结构。

与现有技术相比，本发明实施例的技术方案具有以下优点：