[发明专利]存储器控制器

说明书

本发明提供一种存储器控制器。存储器控制器适用于伪静态随机存取存储器。存储器控制器包括模式寄存器、模式寄存器写入控制器以及延迟控制器。模式寄存器用以依据写入指示信号以产生延迟控制信号。模式寄存器写入控制器用以在模式寄存器写入动作中产生写入指示信号，并依据芯片选择信号以产生写入遮蔽信号。延迟控制器依据延迟控制信号以及写入遮蔽信号以产生延迟型态控制信号。

技术领域

本发明涉及一种存储器技术，尤其涉及一种存储器控制器。

背景技术

伪静态随机存取存储器(Pseudo Static Random Access Memory，以下简称pSRAM)是以DRAM作为存储器单元阵列来存储数据，并且重新设计DRAM的存取接口，使其兼容于SRAM的存取接口，且存取时序的特性也与SRAM类似。

在现有的存储器技术中，通常会利用存储器控制器来判断pSRAM是否发生自刷新碰撞(self refresh collision)，并利用存储器控制器来控制模式寄存器所产生的延迟控制信号LTCX2_t以及延迟控制器所产生的延迟型态控制信号LTNCY2_t的状态，以设定pSRAM的存取延迟(latency)的延迟型态。

图1A以及图1B示出现有的伪静态随机存取存储器的信号时序图。请参照图1A以及图1B，其为pSRAM执行于模式寄存器写入(Mode Register Write，MRW)动作且操作于写入模式下，当存储器控制器判断出自刷新碰撞并未发生，并将pSRAM的存取延迟调整为不同的延迟型态时，pSRAM所分别对应的信号时序图。

在图1A的情境中，当所述存储器控制器欲将pSRAM的存取延迟从2倍的延迟时间调整为1倍的延迟时间(亦即，将延迟型态从固定延迟型态转换至可变延迟型态)时，pSRAM的反相芯片选择信号(Chip Select Signal)CS#被设定为低电压电平，并且此时的延迟控制信号LTCX2_t以及延迟型态控制信号LTNCY2_t会先被设定为高电压电平。

然而，在现有技术中，由于反相芯片选择信号CS#从低电压电平转换至高电压电平的时间区间(亦即，tCSH与tCSHI)的反应时间过短，使得延迟控制信号LTCX2_t以及延迟型态控制信号LTNCY2_t无法在所述时间区间中立即地转换至低电压电平。

在此情况下，可能会导致读写数据获取(Read/Write Data Strobe)引脚(以下简称RWDS引脚)所输出的读写数据获取信号RWDS会在存储器单元阵列进行写入操作时，发生误动作的情况。

相对的，在图1B的情境中，当所述存储器控制器欲将pSRAM的存取延迟从1倍的延迟时间调整为2倍的延迟时间(亦即，将延迟型态从可变延迟型态转换至固定延迟型态)时，pSRAM的反相芯片选择信号(Chip Select Signal)CS#被设定为低电压电平，并且此时的延迟控制信号LTCX2_t以及延迟型态控制信号LTNCY2_t会先被设定为低电压电平。

然而，由于反相芯片选择信号CS#从低电压电平转换至高电压电平的时间区间(亦即，tCSH与tCSHI)的反应时间过短，使得延迟控制信号LTCX2_t以及延迟型态控制信号LTNCY2_t无法在所述时间区间中立即地转换至高电压电平。

在此情况下，同样可能会导致RWDS引脚所输出的读写数据获取信号RWDS会在存储器单元阵列进行写入操作时，发生误动作的情况。

换言之，在上述图1A以及图1B的情况下，RWDS引脚所输出的读写数据获取信号RWDS会受到所述时间区间(亦即，tCSH与tCSHI)过短的影响，使得读写数据获取信号RWDS会在存储器单元阵列进行写入操作时发生误动作，进而造成pSRAM无法在正确的时序控制下写入有效的数据，并导致整体的存储器系统无法正常地运作。

发明内容

本发明提供一种存储器控制器，能够有效地降低存储器控制器在设定pSRAM的存取延迟的延迟型态时发生误动作的情况，藉以提升存储器系统的操作品质。