[发明专利]用于高电压容限电路的静电保护结构

说明书

本发明公开了一种用于高电压容限电路的静电保护结构，本发明在SCR的基础上增设共P阱第一NMOS管串和第二NMOS管串，构成了新型的静电保护结构，该静电保护结构触发电压Vt1较低，栅极不存在击穿风险，同时不存在闩锁问题。

技术领域

本发明涉及一种用于高电压容限电路的静电保护结构，属于集成电路（IC）设计领域。

背景技术

静电保护（ESD）是集成电路（IC）设计中的重要环节，随着工艺越来越先进，电流趋于集中使得散热问题更为严重，因此器件更容易被烧毁，导致其ESD保护能力成为可靠性的瓶颈。

常见的静电保护器件包括NMOS管和晶闸管（SCR），在电路应用中，常常出现只有个别信号是高压信号，而大多数信号和电源都是低压的，其被称之为high-voltage tolerant（高电压容限）应用。此时在工艺实现上，许多工艺不会为了个别高压信号去开发高压器件，而往往希望只采用低压器件来进行电路设计，从而大幅度节约制造成本。

低压NMOS管栅极的直流耐压值较低，很容易被高压信号击穿。传统结构的晶闸管（SCR）如图1所示，晶闸管的触发（开启）电压由N阱-P阱的反向击穿电压决定，而这个电压通常会非常高，因为阱的掺杂浓度很低，所以这一结构可以用在高压信号的ESD保护设计（因为N阱-P阱的结不容易被高压信号击穿）。

但是传统晶闸管存在以下缺点：1、触发电压Vt1过高；2、一旦导通后，回滞电压Vh和回滞电流Ih又非常低，因此在芯片中应用时，会有闩锁效应（Latchup）的风险，通常在闩锁测试时，Vh低于电源电压，同时Ih小于200mA，就会发生闩锁从而引发器件烧毁。

为了降低触发电压Vt1，前人在工作中发明了如图2所示的低电压触发SCR结构，即LVTSCR。LVTSCR是在传统的SCR上嵌入NMOS结构，与NMOS的触发机理类似，栅极被耦合到较高电位使得NMOS沟道部分导通会有效增加漏电流。而N+/P阱的反向PN结引起的漏电流，由于N+浓度远高于N阱，相同反偏电压下，N+/P阱的漏电流也远大于N阱/P阱的漏电流。所以只需要更低的电压就能引发寄生三极管导通而最终形成P-N-P-N的正反馈通路。

LVTSCR触发电压Vt1虽然较低，具备较强的放电保护能力，但是对于闩锁效应（Latchup）的风险依然没有改善，另外由于栅极的存在，当用于高电压容限应用的ESD保护时，该低压栅极依然有击穿的风险。

发明内容

本发明提供了一种用于高电压容限电路的静电保护结构，解决了背景技术中披露的问题。

为了解决上述技术问题，本发明所采用的技术方案是：

用于高电压容限电路的静电保护结构，包括若干SCR和若干第二NMOS管串；

所有SCR共阴极和共阳极，SCR内嵌有第一NMOS管串，第一NMOS管串的源极连接阴极，第一NMOS管串的漏极通过N阱连接阳极，第二NMOS管串的漏极连接阳极，第二NMOS管串的源极连接阴极，第一NMOS管串中最后一级NMOS管栅极连接阴极，第一NMOS管串中其余NMOS管栅极外接自身所能承受的控制电压，第二NMOS管串中最后一级NMOS管栅极通过电阻连接阴极，第二NMOS管串中其余NMOS管栅极外接自身所能承受的控制电压，所有SCR、第一NMOS管串的NMOS管和第二NMOS管串的NMOS管共P阱。

所有SCR、第一NMOS管串和第二NMOS管串一体成型。

第一NMOS管串中其余各NMOS管栅极分别连接电源或者用以输入控制电压的电路。

第二NMOS管串中其余各NMOS管栅极分别连接电源或者用以输入控制电压的电路。

用于高电压容限电路的静电保护结构，包括多个并联的静电保护单元，