[发明专利]显示面板

说明书

本申请提出了一种显示面板，所述显示面板通过将第三栅极绝缘层设置于与第三栅极位置相对应的位置，并且第三栅极绝缘层覆盖部分第二薄膜晶体管中的氧化物半导体层，避免了第三栅极绝缘层呈整面设置于显示面板中，减小了显示面板中除第三栅极所在区域后其它位置的膜层厚度，便于减少第一薄膜晶体管中第一源极和第一漏极到多晶硅半导体层之间过孔的深度，降低了第一源极和第一漏极与多晶硅半导体层搭接的接触电阻；同时，也降低了显示面板位于绑定区的膜层厚度，降低了绑定区内挖孔的工艺难度，也减少了对绑定区内PAD Bending的影响。

技术领域

本申请涉及显示领域，特别涉及一种显示面板。

背景技术

随着显示技术的发展，LTPO(Low Temperature Polycrystalline Oxide, 低温多晶氧化物)作为一种低功耗的显示技术受到越来越广泛的关注，相比于LTPS TFT（LowTemperature Poly-Silicon TFT，低温多晶硅薄膜晶体管），LTPO TFT(Low TemperaturePolycrystalline Oxide TFT , 低温多晶氧化物薄膜晶体管)具有更低的驱动功率，并且LTPO TFT将部分晶体管转化成氧化物，漏电流更少。

目前，相比于LTPS 结构，制作LTPO结构需要更多的膜层，首先需要制作LTPS TFT，然后再制作氧化物半导体薄膜晶体管，为防止氧化物半导体薄膜晶体管与LTPS TFT之间相互干扰，需要在两者之间形成较厚的绝缘膜层作为阻隔，从而增加了LTPS TFT中源漏极到多晶硅层的距离，增加了源漏极与多晶硅层之间过孔的长度，并且，随着对高分辨率显示的需求越来越多，像素密度越来越大，对过孔的孔径要求越来越小，整体上使得过孔孔径小且孔深长，容易使得蚀刻过孔时造成无机层残留，导致源漏极与多晶硅层之间搭接的接触电阻增大，严重的更会使得源漏极走线发生断线，导致源漏极与多晶硅层之间搭接异常；此外，由于LTPO结构导致膜层的增加，也使得显示面板中绑定区部分的膜层厚度增加，增加了在绑定区内挖孔的工艺难度，并且，也影响了PAD Bending的性能。

具体的，如图1所示，现有的LTPS结构依次包括基板201、多晶硅层202、绝缘层一203、栅极一204、绝缘层二205、绝缘层三206、IGZO (indium gallium zinc oxide铟镓锌氧化物)层207、绝缘层四208、栅极二209、绝缘层五210和源漏极211等膜层结构，显然，所述多晶硅层202与源漏极211之间的过孔212需要穿过绝缘层一203、绝缘层二205、绝缘层三206、绝缘层四208和绝缘层五210等众多膜层，并且孔径较小，增加了工艺难度，容易造成源漏极211与多晶硅层202之间搭接的接触电阻增大或搭接异常的问题；此外，绝缘层二205通常采用诸如氢含量较高的SiNx等材料制作并呈整面设置，使得绝缘层二205中的氢离子很容易入侵到对氢极其敏感的IGZO层207，从而导致IGZO层207导体化而失效。

发明内容

本申请提供一种显示面板，以解决现有LTPO结构中膜层较多，增加了LTPS TFT中源漏极与多晶硅层之间过孔的长度，也减小了过孔的孔径，增加了工艺难度，容易造成源漏极与多晶硅层之间搭接的接触电阻增大或搭接异常的技术问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供了一种显示面板，包括基底、以及间隔设置于所述基底上的第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管包括位于所述基底上的多晶硅半导体层、位于所述多晶硅半导体层上方的第一栅极、及分别与所述多晶硅半导体层连接的第一源极和第一漏极；

所述第二薄膜晶体管包括位于所述基底上方的氧化物半导体层、位于所述氧化物半导体层上方的第三栅极、及分别与所述氧化物半导体层连接的第二源极和第二漏极；

其中，所述氧化物半导体层与所述第三栅极之间设有与所述第三栅极位置相对应的第三栅极绝缘层，所述第三栅极绝缘层覆盖部分所述氧化物半导体层；