[发明专利]用于存储器单元的感测技术

说明书

本申请案涉及用于存储器单元的感测技术。描述用于使锁存器能够感测存储器单元的逻辑状态的方法、系统及装置。与存储器单元耦合的晶体管可经由所述晶体管的一或多个寄生电容将与所述存储器单元相关联的第一电压提升到第二电压。所述第二电压可经产生于感测组件的第一节点上，且所述第二电压可通过将电压施加于与所述感测组件的电容器耦合的移位节点移位到所述感测组件的第一节点处的第三电压。类似提升及移位操作可经执行以在所述感测组件的第二节点上产生参考电压。所述感测组件可通过与所述参考电压比较来感测所述存储器单元的所述状态。

交叉参考

本专利申请案主张迪·维岑左(Di Vincenzo)等人在2019年7月18日申请的标题为“用于存储器单元的感测技术(SENSING TECHNIQUES FOR A MEMORY CELL)”的第 16/515,666号美国专利申请案的优先权，所述美国专利申请案被转让给其受让人且以其全文引用方式明确并入本文中。

技术领域

技术领域涉及用于存储器单元的感测技术。

背景技术

下文大体上涉及包含至少一个存储器装置的系统，且更明确来说，涉及用于存储器单元的感测技术。

存储器装置广泛用于将信息存储于例如计算机、无线通信装置、相机、数字显示器及类似物的各种电子装置中。信息通过编程存储器装置的不同状态来存储。举例来说，二进制装置大多存储通常由逻辑1或逻辑0表示的两种状态中的一者。在其它装置中，可存储两种以上状态。为了存取存储信息，装置的组件可读取或感测存储器装置中的至少一个存储状态。为了存取信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM (MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)及其它。存储器装置可为易失性或非易失性的。非易失性存储器(例如FeRAM)可长时间维持其存储逻辑状态，即使缺少外部电源。易失性存储器装置(例如DRAM)会在与外部电源断开时丢失其存储状态。FeRAM能够实现类似于易失性存储器的密度，但可由于使用铁电电容器作为存储装置而具有非易失性。

一些存储器装置(例如FeRAM装置)可包含与存储器单元耦合的一或多个组件，其可专用于执行与存储器单元相关联的一或多个感测操作。包含于存储器装置中的一些组件可增大存储器装置的大小或占用面积，从而带来额外成本及制造复杂性。

发明内容

描述一种方法。在一些实例中，所述方法可包含：耦合呈源极跟随器配置的晶体管的栅极与存储器单元以将第一电压施加于所述晶体管的所述栅极；在耦合所述栅极与所述存储器单元之后，至少部分基于与所述晶体管相关联的寄生电容来将所述晶体管的第一节点增大到第二电压；至少部分基于将所述第一节点增大到所述第二电压来隔离锁存器与所述晶体管的所述第一节点；在所述锁存器的节点处至少部分基于隔离所述锁存器与所述第一节点来将所述第二电压调整到第三电压；及至少部分基于将所述第二电压调整到所述第三电压来确定由所述存储器单元存储的逻辑状态。

描述一种设备。在一些实例中，所述设备可包含：存储器单元；晶体管，其呈源极跟随器配置且可与所述存储器单元选择性地耦合，所述晶体管包括用于增大从所述存储器单元接收到的信号的电压的寄生电容；锁存器，其可与所述晶体管选择性地耦合且经配置以确定由所述存储器单元存储的逻辑状态；及电容器，其与所述锁存器耦合且可与所述晶体管选择性地耦合，所述电容器经配置以调整由所述晶体管增大的所述电压。