[发明专利]一种用于半导体器件的蚀刻方法及半导体器件在审
| 申请号： | 202010687125.1 | 申请日： | 2020-07-16 |
| 公开（公告）号： | CN113948369A | 公开（公告）日： | 2022-01-18 |
| 发明（设计）人： | 李虎子;陶世培;刘凡;杨杰;王培;池义;孙可雷;张慧 | 申请（专利权）人： | 和舰芯片制造（苏州）股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027;H01L21/033;H01L21/3213 |
| 代理公司： | 北京连和连知识产权代理有限公司 11278 | 代理人： | 刘小峰 |
| 地址： | 215025 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 用于 半导体器件 蚀刻 方法 | ||
1.一种半导体器件的蚀刻方法，其特征在于，包含以下步骤：
步骤一，在待蚀刻的基底上沉积氮氧化硅层；
步骤二，在所述氮氧化硅层上形成光阻，并基于所述光阻对所述氮氧化硅层进行光刻，以在所述氮氧化硅层上获得具有初始关键尺寸的沟槽图案；
步骤三，移除所述光阻，基于所述沟槽图案对所述基底进行一次蚀刻，以获得具有第一关键尺寸的一次沟槽，所述第一关键尺寸小于所述初始关键尺寸；
步骤四，在所述一次沟槽进行回蚀刻；
步骤五，对所述基底进行二次蚀刻，以获得具有第二关键尺寸的二次沟槽，所述第二关键尺寸小于所述第一关键尺寸。
2.根据权利要求1所述的蚀刻方法，其特征在于，所述基底包含多晶硅层。
3.根据权利要求1所述的蚀刻方法，其特征在于，所述氮氧化硅层的厚度为100-120nm。
4.根据权利要求1所述的蚀刻方法，其特征在于，所述初始关键尺寸为140-160nm。
5.根据权利要求1所述的蚀刻方法，其特征在于，所述第一关键尺寸为110-130nm。
6.根据权利要求1所述的蚀刻方法，其特征在于，所述第二关键尺寸为70-90nm。
7.根据权利要求1所述的蚀刻方法，其特征在于，在所述步骤四包含在所述一次沟槽的底部及侧壁沉积一层低应力氮化硅。
8.根据权利要求1所述的蚀刻方法，其特征在于，所述一次蚀刻和所述二次蚀刻包含使用聚合剂使所述基底水平生长。
9.一种使用权利要求1-8任一项所述的蚀刻方法制备的半导体器件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于和舰芯片制造（苏州）股份有限公司，未经和舰芯片制造（苏州）股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010687125.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
