[发明专利]针对高速激活管理集成电路中的功率在审
申请号: | 202010693716.X | 申请日: | 2020-07-17 |
公开(公告)号: | CN112241197A | 公开(公告)日: | 2021-01-19 |
发明(设计)人: | S·S·穆科杰;W·楚 | 申请(专利权)人: | 马维尔亚洲私人有限公司 |
主分类号: | G06F1/3234 | 分类号: | G06F1/3234;G06F1/08;G06F15/78 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 马明月 |
地址: | 新加*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 针对 高速 激活 管理 集成电路 中的 功率 | ||
交通工具和控制交通工具的方法。控制交通工具包括:从激活端口提供激活信号以用于在高速激活时间间隔期间激活对一个或多个电子可控设备中的至少一个电子可控设备的控制;以及在高速激活时间间隔期间管理由包括两个或以上的处理器核心的集成电路消耗的功率。该管理包括:从激活端口接收激活信号;响应于激活信号,由比处理器核心中的全部处理器核心少的处理器核心的第一子集以第一功率水平执行所存储的代码的至少一部分;以及在高速激活时间间隔之后,由处理器核心中的一个或多个处理器核心的第二子集以比第一功率水平低的第二功率水平执行所存储的代码的至少一部分。
本申请要求于2019年7月17日提交的题为“FREQUENCY SCALING TO REDUCE BOOTTIME”的美国临时申请专利序列号62/875,439的优先权和权益,其全部内容通过引用合并于此。
技术领域
本公开涉及针对高速激活管理集成电路中的功率。
背景技术
在一些处理器中,时钟频率相对于默认时钟频率动态地增加,以便在某些条件下提供更高性能。例如,这样的时钟频率增加可能在计算系统已经引导操作系统并且正在执行要求附加处理能力的任务之后发生。时钟频率增加通常服从包含处理器的一个或多个核心的数字电路系统和其他电路系统(例如,片上系统(SoC)、CPU、GPU、或其他集成电路的电路系统)的各种功率或温度工作范围。
以上描述被呈现作为与本技术领域相关的一般背景,而不应当被解释为承认其包含的信息中的任何信息构成本专利申请的现有技术。
发明内容
在一个方面,总体上,一种交通工具包括:一个或多个电子可控设备;控制器,其被配置为在高速激活时间间隔期间管理由控制器中的集成电路消耗的功率,控制器被配置为响应于接收到激活信号而控制交通工具中的电子可控设备中的至少一个电子可控设备,控制器包括:被设置在集成电路上的两个或以上的处理器核心、用于存储由处理器核心中的两个或以上的处理器核心可执行的代码的存储模块、以及过驱动管理器,其被配置为引起在高速激活时间间隔期间由比处理器核心中的全部处理器核心少的处理器核心的第一子集以第一功率水平来执行所存储的代码的至少一部分,并且在高速激活时间间隔之后由处理器核心中的一个或多个处理器核心的第二子集以比第一功率水平低的第二功率水平来执行所存储的代码的至少一部分;以及激活端口,其被配置为提供激活信号以用于激活控制器对电子可控设备中的至少一个电子可控设备的控制。
各方面可以包括以下特征中的一项或多项。
控制器还被配置为在高速激活时间间隔之后由第一子集中的处理器核心以第二功率水平执行所存储的代码的至少一部分。
第一子集包括单个处理器核心,并且第二子集包括一个或多个附加处理器核心。
控制器还被配置为在高速激活时间间隔期间防止第二子集中的任何处理器核心对所存储的代码中的任何所存储的代码的执行。
第一子集和第二子集包括不同的处理器核心。
存储模块包括固态驱动器。
过驱动管理器被配置为通过将由第一子集中的处理器核心中的时钟生成的第一时钟信号的频率增加到高于由第二子集中的处理器核心中的时钟生成的第二时钟信号的第二频率来引起以第一功率水平的执行。
过驱动管理器还被配置为通过将第一时钟信号的电压的幅度增加到高于默认电压幅度来引起以第一功率水平的执行。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于马维尔亚洲私人有限公司,未经马维尔亚洲私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010693716.X/2.html,转载请声明来源钻瓜专利网。