[发明专利]半导体装置及其制造方法

说明书

本发明公开一种半导体装置及其制造方法。该半导体装置包括一基底、多个导电特征部件设置于该基底的上方、多个连接垫设置于该基底的上方、一覆盖层设置于该基底的上方及多个电容结构设置于该基底的上方。其中两相邻的连接垫的轴线夹角小于180度。

技术领域

本公开主张2019/09/25申请的美国正式申请案第16/582,191号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体装置及其制造方法。更具体地，一种半导体装置具有选择性形成的非等向性连接垫与其相关制造方法。

背景技术

半导体装置被应用于各种电子设备当中，包括手机或其他通信设备、车用电子设备或其他科技平台。随着如手机、数码相机及笔记本电脑等移动装置对于功能性和微型化的需求逐渐增加，对于能提供弹性内连接几何图案(interconnect geometry)的堆叠封装(package-on-package)半导体装置的需求也相应而生。叠层封装技术被广泛应用于半导体装置的制造，且在未来扮演着越来越重要的角色。除了能提供较小尺寸的优势外，叠层封装技术所制造的半导体装置因其较短的内连接线路布线，故得以具有更快的信号传播及减少的噪声及串话(cross-talk)等优点。然而，叠层封装过程遭遇着各种问题，这些问题将影响半导体装置最终的电特性、品质和产率。因此，在提高半导体装置的性能、质量、良率和可靠性等方面仍然面临挑战。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

发明内容

本公开的一方面公开一种半导体装置，其包括一基底、多个导电特征部件设置于该基底的上方、多个连接垫设置于该基底的上方、一覆盖层设置于该基底的上方及多个电容结构设置于该基底的上方，其中两相邻的连接垫的轴线夹角小于180度。

在本公开的一些实施例中，该导电特征部件设置于所述多个电容结构之下。

在本公开的一些实施例中，该导电特征部件设置于所述多个电容结构的上方。

在本公开的一些实施例中，该半导体装置还包括多个字元线及一第一掺杂区域，所述多个字元线设置于该基底中，该第一掺杂区域设置于所述多个字元线中一相邻对之间，其中所述多个导电特征部件中的一者设置于该第一掺杂区域上。

在本公开的一些实施例中，所述多个连接垫中的一者设置于多个位元线中的一者及该第一掺杂区域之间。

在本公开的一些实施例中，该半导体装置还包括多个隔离结构设置于该基底中，其中所述多个隔离结构彼此间分隔设置，且所述多个隔离结构限定出多个主动区域于该基底中。

在本公开的一些实施例中，该半导体装置还包括多个第二掺杂区域及多个主动区域，其中每一个主动区域和两字元线相交，且所述多个第二掺杂区域设置于该两字元线及多个隔离结构之间。

在本公开的一些实施例中，所述多个连接垫设置于多个电容结构及该第二掺杂区域之间。

在本公开的一些实施例中，所述多个字元线中的二者沿一第一方向延伸，而所述多个主动区域沿一相对于该第一方向倾斜的方向延伸。

在本公开的一些实施例中，该半导体装置还包括多个位元线接触插塞及多个位元线，所述多个位元线接触插塞设置于该基底的上方，所述多个位元线设置于该基底的上方，其中所述多个位元线接触插塞中的一者设置于该覆盖层上并设置于所述多个位元线中的一者的下方。

在本公开的一些实施例中，所述多个电容结构包括多个电容底部电极内凹地设置于该基底的上方、一电容绝缘层设置于所述多个电容底部电极上和一电容顶部电极设置于该电容绝缘层上。