[发明专利]半导体组件

说明书

本发明提供一种半导体组件，包括半导体晶圆、一导电层与一介电层、第一导电端子以及第二导电端子。半导体晶圆具有承载面。导电层与介电层位于承载面上。导电层与半导体晶圆电性连接。介电层覆盖导电层，并具有一第一开口与一第二开口。第一开口与第二开口暴露出部分导电层。第一开口的底部相对于承载面的一高度大于第二开口的底部相对于承载面的一高度。第一开口大于第二开口。第一导电端子位于第一开口并与导电层电性连接。第二导电端子位于第二开口并与导电层电性连接。

技术领域

本发明涉及一种集成电路，尤其涉及一种半导体组件。

背景技术

一般而言，在半导体组件(例如是微机电(MEMS)组件)中通常会设置有特殊结构(例如是具有厚度的线路或嵌埋零组件等等)，因此具有此特殊结构的区域与其周边区域之间会产生较明显高度差异，如此一来，会对后续形成的导电端子顶端的平面度产生不良影响，进而可能会影响半导体组件与电路板之间接合的品质。

此外，为了解决前述问题，依目前的做法会将欲形成导电端子的区域避开具有高度差异的区域，然而，随着半导体组件的微型化，需提高其空间利用率，因此如何在降低高度差异对导电端子顶端的平面度产生的不良影响提升半导体组件与电路板接合之间的品质的同时有效地增加半导体组件的空间利用率实为亟欲解决的重要课题。

发明内容

本发明是针对一种半导体组件，其可以在降低高度差异对导电端子顶端的平面度产生的不良影响提升其与电路板接合之间的品质的同时还可以有效地增加空间利用率。

本发明的一种半导体组件，包括半导体晶圆、一导电层与一介电层、第一导电端子以及第二导电端子。半导体晶圆具有承载面。导电层与介电层位于承载面上。导电层与半导体晶圆电性连接。介电层覆盖导电层，并具有一第一开口与一第二开口。第一开口与第二开口暴露出部分导电层。第一开口的底部相对于承载面的一高度大于第二开口的底部相对于承载面的一高度。第一开口大于第二开口。第一导电端子位于第一开口并与导电层电性连接。第二导电端子位于第二开口并与导电层电性连接。

在本发明的一实施例中，上述的第一导电端子的一顶面与第二导电端子的一顶面实质上共平面。

在本发明的一实施例中，上述的第一导电端子的一高度小于所述第二导电端子的一高度。

在本发明的一实施例中，上述的第一开口与第二开口的比值范围介于一点零五比一至二比一之间。

在本发明的一实施例中，上述的半导体组件更包括凸出图案，位于第一开口与承载面之间。

在本发明的一实施例中，上述的半导体组件更包括一第一导电柱与一第二导电柱。第一导电柱位于第一开口且于第一导电端子与导电层之间。第二导电柱位于第二开口且于第二导电端子与导电层之间。

在本发明的一实施例中，上述的第一导电柱的一高度与第二导电柱的一高度实质上相等。

在本发明的一实施例中，上述的半导体晶圆包括一第一区域与一第二区域，第一开口与第二开口分别位于第一区域与第二区域上，且第二区域上的介电层向上延伸至第一区域上的介电层。

在本发明的一实施例中，上述的第一区域上的介电层的一高度大于第二区域上的介电层的一高度。

在本发明的一实施例中，上述的半导体组件还包括一第一球底金属层以及一第二球底金属层。第一球底金属层位于第一开口且位于第一导电端子与导电层之间。第二球底金属层位于第二开口且位于第二导电端子与导电层之间。