[发明专利]一种超低功耗逐次逼近模数转换器用时域比较器

权利要求书

1.一种超低功耗逐次逼近模数转换器用时域比较器，其特征在于，包括电压-时间转换电路，电压-时间转换电路经缓冲器与鉴相器电路连接，电压-时间转换电路包括第一级的预放大级和第二级的四级互补差分压控延时线级，四级互补差分压控延时线级包括两个，分别与预放大级连接，用于输入信号互补；

电压-时间转换电路的输出为具有相位差的下降沿信号，经过一个反相器作为缓冲级后成为具有相位差的上升沿信号，左右下拉电路中的一路先导通下拉，节点L1或L2中的一个节点放电到逻辑0电平，另一个节点由于反相并锁存在逻辑1电平，锁存结果被两个与非门构成的锁存器进一步保持，输出比较器的最终比较结果；

鉴相器电路包括互补下拉电路以及锁存保持电路，互补下拉电路包括PM1、PM2、PM3和PM4四个PMOS晶体管以及NM1和NM2两个NMOS晶体管，四级互补差分压控延时线经过反相器反向缓冲后的上升沿信号输入Vop/Von两个输入端，晶体管NM1和NM2开启，晶体管PM1、PM2、PM3和PM4关闭，锁存保持电路由两个与非门和两个反相器构成，两个与非门输出端都与另一个与非门其中一个输入端连接，构成基本的锁存结构，放电速度快的一端与非门锁存输出为逻辑1电平，放电速度慢的一端与非门锁存输出为逻辑0电平；

四级互补差分压控延时线级具体为：

第一级压控延时线，PMOS晶体管作为限流管，预放大级传输的下降沿打开PMOS晶体管的开关，对第二级的压控延时线输入端充电；

第二级压控延时线，压控延时线输入端充电进入上升沿后，NMOS晶体管作为限流管打开，第二级NMOS晶体管对第三级压控延时线输入端放电；

第三级压控延时线，压控延时线输入端放电进入下降沿后，PMOS晶体管作为限流管打开，第三级PMOS晶体管对第四级压控延时线输入端充电；

第四级压控延时线，压控延时线输入端充电进入上升沿后，NMOS晶体管作为限流管打开，对输出节点Vop/Von进行放电，压控延时线差分输出为具有延时差的下降沿信号，之后经过数字反相器反向缓冲后接入鉴相器输入端。

2.根据权利要求1所述的超低功耗逐次逼近模数转换器用时域比较器，其特征在于，预放大级采用CLK信号作为上开关管和下开关管的控制信号，差分输入信号输入中间的NMOS晶体管，当CLK信号为高时，输入NMOS晶体管上方节点通过NMOS晶体管放电，预放大级完成第一级电压差转换为延时差的功能。

3.根据权利要求1所述的超低功耗逐次逼近模数转换器用时域比较器，其特征在于，第一级压控延时线包括晶体管MP3、晶体管MP4和晶体管MN4，MP3管源极接供电电压，栅极接输入电压信号Vip，漏极与MP4管的源极相连，MP4管栅极与MN4管栅极相连，MP4管漏极分为两路，一路与第二级压控延时线连接，另一路与MN4管漏极相连，晶体管MN4管源极接地。

4.根据权利要求1所述的超低功耗逐次逼近模数转换器用时域比较器，其特征在于，第二级压控延时线包括晶体管MP5、晶体管MN5和晶体管MN6，晶体管MP5的源极接供电电压，栅极与晶体管MN5的栅极连接，晶体管MP5的漏极分两路，一路与第三级压控延时线连接，另一路与晶体管MN5的漏极连接，晶体管MN5的源极与晶体管MN6的漏极连接，晶体管MN6的栅极接输入电压信号Vin，晶体管MN6的源极接地。

5.根据权利要求1所述的超低功耗逐次逼近模数转换器用时域比较器，其特征在于，第三级压控延时线包括晶体管MP6、晶体管MN7和晶体管MN7，晶体管MP6的源极接供电电压，栅极接输入电压信号Vip，漏极与晶体管MP7的源极相连，晶体管MP7的栅极与晶体管MN7的栅极相连，晶体管MP7的漏极分为两路，一路与第四级压控延时线连接，另一路与晶体管MN7的漏极相连，晶体管MN7的源极接地。