[发明专利]一种超低功耗逐次逼近模数转换器用时域比较器

说明书

本发明公开了一种超低功耗逐次逼近模数转换器用时域比较器，电压‑时间转换电路经缓冲器与鉴相器电路连接，电压‑时间转换电路包括第一级的预放大级和第二级的四级互补差分压控延时线级，四级互补差分压控延时线级包括两个，分别与预放大级连接，用于输入信号互补。本发明采用开环时域比较器结构的形式，通过预放大器级联四级差分互补压控延时线单元，将电压差转换为相位差，由于采用更少的级联单元，比较器工作速度更高，同时使用了预放大器，对于共模电平干扰抗性更强，整体电路更为简单，功耗更低。

技术领域

本发明属于模拟集成电路技术领域，具体涉及一种超低功耗逐次逼近模数转换器用时域比较器。

背景技术

自然界的信号多是模拟量(声、光、热等)，这些信号通常由信号采集系统中的模拟电路进行采集，再由数字电路进行信号处理。模数转换器是连接模拟电路与数字电路的桥梁，因此模数转换器的功耗和精度、速度限制着整个信号采集系统的性能。在一些低功耗应用场合，如物联网和生物电信号采集等，逐次逼近模数转换器具有极大的优势。如图2所示，逐次逼近模数转换器主要包括四个电路模块：采样保持电路、DAC阵列、比较器和数字逻辑控制电路。其中比较器的噪声性能、线性度与工作速度限制了整个逐次逼近模数转换器的线性度与转换速度。

随着特征尺寸不断减小和供电电压逐渐降低，逐次逼近模数转换器的比较器设计面临着动态范围减小、失调电压与等效输入噪声增大的瓶颈。传统的两级动态比较器在相同的精度要求下功耗较大，并且动态范围随供电电压的降低而减小，而针对这种动态比较器失调电压与等效输入噪声的校准技术需要额外的电路模块，导致消耗多余的功耗。基于此问题，近年来时域比较器的技术得到广泛的研究和应用。

目前已有部分应用于逐次逼近模数转换器的时域比较器的设计和研究工作。时域比较器主要有基于压控延时线的闭环结构和开环结构两种形式。现有一种开环时域比较器结构，如图1中的(a)所示，该时域比较器通过级联多级互补差分压控延时线单元实现较大的转换增益使得电路可以在0.6V的电源电压下工作，但是由于级联的级数较大所以降低了比较器的速度。还有一种闭环时域比较器结构，如图1中的(b)所示，该闭环时域比较器通过在正负信号输入端级联相同的NMOS管控制的延时单元以及反相器单元实现电压差转化为相位差的功能，并且将电路连接成闭环形式，通过计数器控制循环次数达到减小死区时间提高最小电压差分辨率的目的，但是该结构并不是互补差分输入形式，因此对于输入信号的抗共模干扰性较差。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种超低功耗逐次逼近模数转换器用时域比较器，将时域比较器应用于低压超低功耗逐次逼近模数转换器设计，来实现抑制比较器等效输入噪声以及降低失调电压的功能，进而达到减小整体功耗以及提升动态范围的目的。

本发明采用以下技术方案：

一种超低功耗逐次逼近模数转换器用时域比较器，包括电压-时间转换电路，电压-时间转换电路经缓冲器与鉴相器电路连接，电压-时间转换电路包括第一级的预放大级和第二级的四级互补差分压控延时线级，四级互补差分压控延时线级包括两个，分别与预放大级连接，用于输入信号互补。

具体的，预放大级采用CLK信号作为上开关管和下开关管的控制信号，差分输入信号输入中间的NMOS晶体管，当CLK信号为高时，输入NMOS晶体管上方节点通过NMOS晶体管放电，预放大级完成第一级电压差转换为延时差的功能。

具体的，四级互补差分压控延时线级具体为：

第一级压控延时线，PMOS晶体管作为限流管，预放大级传输的下降沿打开 PMOS晶体管的开关，对第二级的压控延时线输入端充电；

第二级压控延时线，压控延时线输入端充电进入上升沿后，NMOS晶体管作为限流管打开，第二级NMOS晶体管对第三级压控延时线输入端放电；