[发明专利]一种用于列控系统的多通道串行数字信号传输控制装置和方法

权利要求书

1.一种用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述装置包括：

可编程逻辑器件，所述可编程逻辑器件被配置成采集外部输入的n路串行输入数据并对所述n路串行输入数据进行串并转换，得到转换后的并行输入数据；所述可编程逻辑器件还被配置成将并行输出数据进行并串转换，并向外部发送转换后的m路串行输出数据；以及

处理器，与所述可编程逻辑器件可通信连接，所述处理器被配置成接收并处理所述并行输入数据，所述处理器还被配置成将所述并行输出数据发送至所述可编程逻辑器件，控制所述并行输出数据转换成所述m路串行输出数据；

其中，所述串并转换以及并串转换的工作时序受所述可编程逻辑器件的周期脉冲信号控制，所述处理器对所述可编程逻辑器件的读写时序与所述可编程逻辑器件的周期脉冲信号相关联，所述周期脉冲信号由所述可编程逻辑器件的时钟信号分频产生。

2.如权利要求1所述的用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述可编程逻辑器件与所述处理器之间通过数据总线互相接收和发送所述并行输入数据和所述并行输出数据；所述处理器通过地址总线访问所述可编程逻辑器件内存储的经串并转换后的所述并行输入数据，并通过控制总线向所述可编程逻辑器件发送控制信号。

3.如权利要求1所述的用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述可编程逻辑器件包括：译码器、数据选择器、串并转换模块、并串转换模块；

当所述n路串行输入数据输入至所述可编程逻辑器件时，每一路所述串行输入数通过所述串并转换模块进行串并转换，转换后的所述并行输入数据存储至所述数据选择器；所述处理器通过地址总线向所述译码器发送地址数据，所述地址数据表示要读取的所述并行输入数据的地址，所述译码器根据所述地址数据译码输出相应的选择信号至所述数据选择器；所述数据选择器根据所述选择信号选择相应的所述并行输入数据，并通过数据总线输出至所述处理器；

当需要所述可编程逻辑器件输出m路所述串行输出数据时，所述处理器将需要输出的并行输出数据通过所述数据总线写入所述可编程逻辑器件的所述并串转换模块，所述译码器的输出控制信号控制所述并串转换模块输出所述m路串行输出数据。

4.如权利要求3所述的用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述可编程逻辑器件还包括：

输入输出缓冲模块，与所述数据选择器和所述并串转换模块耦接，被配置成缓冲来自所述处理器的所述并行输出数据或缓冲从所述数据选择器输入至所述处理器的所述并行输入数据，所述输入输出缓冲模块的输入和输出方向由所述译码器控制。

5.如权利要求1所述的用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述可编程逻辑器件为FPGA，所述处理器为CPU。

6.如权利要求3所述的用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述译码器接收来自所述处理器的所述地址数据、读写信号、片选信号，并输出所述选择信号、所述输出控制信号、以及输入输出缓冲模块控制信号。

7.如权利要求2所述的用于列控系统的多通道串行数字信号传输控制装置，其特征在于，所述数据总线为8位三态双向数据总线，所述n为16，所述m为2。