[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成掩膜层；在掩膜层的侧壁形成补偿侧墙；以掩膜层和补偿侧墙为掩膜，刻蚀基底，形成衬底以及凸出于衬底的鳍部；去除补偿侧墙；去除补偿侧墙后，在鳍部露出的衬底上形成覆盖鳍部部分侧壁的隔离层。本发明在形成鳍部后，去除补偿侧墙，随后形成隔离层，形成隔离层的制程包括在鳍部之间填充隔离材料层的步骤，通过去除补偿侧墙，使得由掩膜层、鳍部和衬底所围成的开口的顶部开口尺寸较大，因此，在沉积隔离材料层的过程中，易于使隔离材料层填充于开口的底部，降低了隔离材料层在鳍部顶部位置处发生堆积的概率，从而减小隔离材料层对鳍部的挤压力，进而改善鳍部弯曲的问题，使得半导体结构的性能得以提高。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成掩膜层；在所述掩膜层的侧壁形成补偿侧墙；以所述掩膜层和补偿侧墙为掩膜，刻蚀所述基底，形成衬底以及凸出于所述衬底的鳍部；去除所述补偿侧墙；去除所述补偿侧墙后，在所述鳍部露出的衬底上形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；鳍部，位于所述衬底上；掩膜层，位于所述鳍部顶部；补偿侧墙，位于所述掩膜层露出的所述鳍部顶部，且覆盖所述掩膜层的侧壁，所述补偿侧墙和掩膜层用于作为形成所述鳍部的刻蚀掩膜。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供的形成方法中，在基底上形成掩膜层后，在所述掩膜层的侧壁形成补偿侧墙，并以掩膜层和补偿侧墙共同作为掩膜，刻蚀所述基底以形成鳍部，形成鳍部之后，去除补偿侧墙，随后在鳍部露出的衬底上形成隔离层，其中，形成隔离层的制程包括在鳍部之间填充隔离材料层的步骤，通过在形成隔离层之前去除补偿侧墙，使得由掩膜层、鳍部和衬底所围成的开口的顶部开口尺寸较大，以便于隔离材料层的填充，因此，在沉积隔离材料层的过程中，易于使隔离材料层填充于所述开口的底部，降低了隔离材料层在鳍部顶部位置处发生堆积的概率，从而减小隔离材料层对鳍部的挤压力，进而改善鳍部弯曲(Fin bending)的问题，使得半导体结构的性能得以提高。

可选方案中，采用各向同性刻蚀工艺去除所述补偿侧墙，且所述补偿侧墙和基底之间的刻蚀选择比大于5:1，为了将所述补偿侧墙去除干净，采用各向同性刻蚀工艺去除所述补偿侧墙，选取所述补偿侧墙的材料时，所述补偿侧墙和基底之间的刻蚀选择比大于5:1，所述补偿侧墙和基底之间的刻蚀选择比较高，从而在实现各向同性刻蚀的同时，能够减小对鳍部的顶部宽度尺寸的影响，进而进一步提高半导体结构的性能。

附图说明

图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；