[发明专利]一种能够提高阈值电压稳定性的MOSFET的制备方法

说明书

本发明涉及一种能够提高阈值电压稳定性的MOSFET的制备方法，包括：在N+衬底层的上表面生长N‑漂移层；在N‑漂移层的上表面进行铝离子注入形成第一P阱和第二P阱；在第一P阱内和第二P阱内分别进行氮离子注入形成第二N+源区；在第一P阱内和第二P阱内分别进行铝离子入形成第二P+接触区；然后在此基础上生长N+纳米薄层，将N+纳米薄层进行氧化形成栅氧化层；在栅氧化层表面淀积多晶硅形成多晶硅栅；在多晶硅栅的上表面淀积第一金属形成源电极；在N+衬底层的背面淀积第二金属形成漏电极。此方法可避免能够提高阈值电压稳定性的MOSFET淀积二氧化硅时的离子注入工艺引起的阈值电压漂移问题。

技术领域

本发明属于微电子技术领域，具体涉及一种能够提高阈值电压稳定性的MOSFET的制备方法。

背景技术

碳化硅(SiC)材料作为第三代半导体材料的代表，以其优良的化学特性和电学特性成为制造高温、大功率电子器件的半导体材料，并且具有远高于硅材料的功率器件品质因子。碳化硅功率MOSFET(金氧半场效晶体管，Metal-Oxide-Semiconductor Field-EffectTransistor)器件的研发始于20世纪90年代，具有输入阻抗高、开关速度快、工作频率高和耐高温高压等一系列优点，已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

然而，目前碳化硅功率MOSFET器件和二氧化硅的接触界面质量较差，导致界面和栅氧化层内存在大量的缺陷陷阱，这些缺陷陷阱在应力的作用下会被电子或空穴填充导致阈值电压漂移，进而造成阈值电压不稳。阈值电压不稳的问题在注入型MOSFET器件中更为严重，造成此问题的原因是由于栅氧化层生长时要消耗离子注入后的外延薄层，薄层中的损伤将会影响栅氧化层的质量，因此可得栅氧化层会受到氧化工艺和离子注入工艺的双重影响。为了解决此问题，现阶段提出了淀积二氧化硅的方法，由此避免离子注入引起的氧化层损伤，可提高栅氧化层的质量、提高器件阈值电压稳定性。

但是，淀积二氧化硅的方法涉及的界面制备器件迁移率并不理想，仍存在离子注入工艺引起的界面粗糙、高晶格损伤或低激活率等一系列问题，进而引起阈值电压漂移的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种能够提高阈值电压稳定性的MOSFET的制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一种能够提高阈值电压稳定性的MOSFET的制备方法，包括：

在N+衬底层的上表面生长N-漂移层；

在所述N-漂移层内进行离子注入以在所述N-漂移层的两端分别形成第一P阱和第二P阱，所述第一P阱和所述第二P阱的中间区域为JFET区；

在所述第一P阱和所述第二P阱内分别进行离子注入以在所述第一P阱内形成第一N+源区、在所述第二P阱内形成第二N+源区；

在所述第一P阱和所述第二P阱内分别进行离子注入以在所述第一P阱内形成第一P+接触区、在所述第二P阱内形成第二P+接触区，且所述第一P+接触区位于所述第一N+源区远离所述JFET区的一端、所述第二P+接触区位于所述第二N+源区远离所述JFET区的一端；

在所述第一P阱、所述第二P阱、所述JFET区、所述第一N+源区、所述第二N+源区、所述第一P+接触区和所述第二P+接触区的上表面生长N+纳米薄层。

在本发明的一个实施例中，在所述第一P阱、所述第二P阱、所述JFET区、所述第一N+源区、所述第二N+源区、所述第一P+接触区和所述第二P+接触区的上表面生长N+纳米薄层，包括：

采用分子束外延法在所述第一P阱、所述第二P阱、所述JFET区、所述第一N+源区、所述第二N+源区、所述第一P+接触区和所述第二P+接触区的上表面生长所述N+纳米薄层。