[发明专利]一种半导体结构及其制备方法

说明书

本发明涉及一种半导体结构及其制备方法。一种半导体结构，包括半导体基底；位于所述半导体基底上的有源区；与所述有源区连接的至少一个接触孔，所述接触孔包括在所述有源区处的凹槽；所述凹槽内填充有选择性外延生长硅层；在所述接触孔内填充有与所述选择性外延生长硅层连接的多晶硅层。本发明在容易形成空洞的凹槽底部填充了选择性外延生长硅，从而实现100％消除孔洞的目的。

技术领域

本发明涉及半导体制备领域，特别涉及一种半导体结构及其制备方法。

背景技术

DRAM位线接触需要最大化接触面积，以确保与有源元件的接触电阻特性。因此，它由类球形或碗形组成，即半导体基底上形成与有源区连接的至少一个接触孔，该接触孔在有源区处形成碗形，结构如图1所示，在碗形凹槽内在填充沉积多晶硅后，形貌如图2所示，由于碗形接触，会产生底部孔洞。如果孔洞位于中心，则没关系，但是如果在有源区面上产生偏心，则可能会发生电阻故障，因此必须除去孔洞。现有技术采用DED技术(depo-etch-depo，沉积、蚀刻反复进行)消除孔洞，但是这种方法既无法100％消除孔洞，仍存在部分孔洞101，如图3所示，导致很难实现工业化大规模生产。

发明内容

本发明的目的在于提供一种半导体结构，该结构在容易形成空洞的凹槽底部填充了选择性外延生长硅，从而实现了100％消除孔洞的目的。

为了实现以上目的，本发明提供了以下技术方案：

一种半导体结构，包括半导体基底；

位于所述半导体基底上的有源区；

与所述有源区连接的至少一个接触孔，所述接触孔包括在所述有源区处的凹槽；

所述凹槽内填充有选择性外延生长硅层；在所述接触孔内填充有与所述选择性外延生长硅层连接的多晶硅层。

现有技术在以位线接触为例的凹槽形中填充多晶硅时，通常全部采用多晶硅，这样即使采用depo-etch-depo工艺也无法100％消除孔洞。为此，本发明将部分多晶硅替换为选择性外延生长硅层，并且该选择性外延生长硅层位于易形成孔洞、缝隙等缺陷的凹槽底部，然后在选择性外延生长的硅层上沉积多晶硅，由于选择性外延生长硅层并不会形成孔洞、缝隙等缺陷，因此采用以上结构能实现100％消除孔洞的目的。

本发明还提供了一种半导体结构的制备方法，包括：

提供具有有源区的半导体基底；

形成与所述有源区连接的至少一个接触孔，所述接触孔在所述有源区处形成为凹槽结构；

在所述凹槽内选择性外延生长硅层；

在所述选择性外延生长硅层上沉积多晶硅。

上述半导体结构和制备方法均可应用于各类半导体器件，包括但不限于DRAM、2DNAND、3D NAND或LCD。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。

图1为现有半导体结构中与有源区连接的接触孔的结构；

图2为在图1的凹槽内填充多晶硅后的结构；

图3为图2的结构经DED技术处理后的形貌；

图4为本发明沉积多晶硅得到的形貌；

图5为在图3的凹槽内填充SEG硅后的结构；

图6为在图5的SEG硅表面沉积多晶硅后结构；