[发明专利]封装框架及其制作方法和基板

说明书

本申请公开了一种封装框架及其制作方法和基板，该方法包括步骤：提供基础框架，在所述基础框架上表面电镀金属和填充介质形成金属柱和埋芯区，所述介质、所述金属柱和所述埋芯区表面齐平；在齐平表面上形成内置线路层、中间金属柱、中间埋芯区、埋芯区延展层和中间埋芯区延展层，所述中间埋芯区与所述内置线路层和所述中间金属柱连通，去除所述基础框架，对所述埋芯区和所述中间埋芯区进行刻蚀，形成多个埋芯空腔。本申请可根据嵌埋芯片或元件的厚度预设不同深度大小的埋芯空腔，提高了封装的整理利用率，降低了多芯片封装框架的厚度，实现了产品的集成化和轻薄化。

技术领域

本申请涉及半导体封装技术领域，尤其涉及一种封装框架及其制作方法和基板。

技术背景

随着微电子技术的不断发展，便携电子产品和高速收发信息数字产品等超小型和超薄型产品骤增，因此对高密度封装技术要求越来越高，高密度封装技术要求在印制电路板板面上布置安装大量的元件并进行高精密图形和薄型多层化制作，但随着产品集成度的增高高密度电路板制作越来越困难，因此，利用封装框架实现嵌埋式芯片的封装方法得以大力发展。支撑框架结构的总体要求是可靠性和适当的电气性能、薄度、刚度、平坦度、良好的散热性和有竞争力的单价。

目前，市面上的封装框架多为同一层嵌埋相同型号的电子元器件，无法实现厚度不同器件的兼容嵌埋，或者通过增层实现不同厚度的器件嵌埋造成厚度空间浪费，无法将厚度最优化，制约了封装框架的整体厚度要求，并不能满足封装基板的轻薄化和集成化要求。

申请内容

本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种封装框架及其制作方法和基板，以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：

第一方面，本申请实施例提供了一种封装框架制作方法，包括以下步骤：

S100、提供基础框架，在所述基础框架上表面电镀金属和填充介质形成金属柱和埋芯区，所述介质、所述金属柱和所述埋芯区表面齐平；

S200、在齐平表面上依次形成第一层内置线路层、中间金属柱、第一中间埋芯区和第一层埋芯区延展层，所述第一层埋芯区延展层用于拓展所述埋芯区，所述第一中间埋芯区与所述第一层内置线路层和所述中间金属柱连通；

S300、在所述第一层内置线路层、所述中间金属柱、所述第一中间埋芯区和所述第一层埋芯区延展层中间填充介质、固化并磨平，使所述介质、所述第一层内置线路层、所述中间金属柱、所述第一中间埋芯区和所述第一层埋芯区延展层表面齐平；

S400、当中间埋芯区数量大于等于2时，重复步骤S200和步骤S300、形成第N层内置线路层、中间金属柱、第N层埋芯区延展层、第N中间埋芯区和与第N-1、N-2，……，2，1中间埋芯区对应的第1,2,……N-2，N-1中间埋芯区延展层，所述第N层埋芯区延展层用于拓展所述埋芯区，所述第X中间埋芯区延展层用于拓展所述第N-X中间埋芯区，所述第N中间埋芯区与所述第N层内置线路层和所述中间金属柱连通，N为大于等于2的整数，X为小于N的整数；

S500、去除所述基础框架，对所述埋芯区、所有埋芯区延展层、所有中间埋芯区和所有中间埋芯区延展层进行刻蚀，形成多个埋芯空腔。

根据本申请第一方面实施例的封装框架制作方法，至少具有以下有益效果：第一方面，本申请可根据嵌埋芯片或元件的厚度预设不同深度大小的埋芯空腔，提高了封装的整理利用率，降低封装框架的厚度，实现产品的集成化和轻薄化；第二方面，本申请在封装框架内部实现线路层预置，减少了后续埋入芯片后的线路层数和工艺，避免了后续埋入芯片后再加层引起良率损失，降低生产成本；第三方面，封装框架各层金属柱采用电镀铜柱制造而成，铜柱均匀无明显上下直径差异，利于信号稳定传输和散热。

可选地，在本申请的一个实施例中，所述基础框架包括从下到上依次连接的介质层、第一金属层和第二金属层，去除所述基础框架包括以下步骤：