[发明专利]一种芯片封装方法

说明书

本申请公开了一种芯片封装方法，属于半导体技术领域。本申请公开的芯片封装方法在芯片功能面一侧形成与功能面上的焊盘电连接的电连接结构，该电连接结构从包含单颗芯片的封装体的侧面露出，以使芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。本申请未在芯片上开设通孔，保障了芯片结构的完整性，并且通过多个封装体侧面的电连接结构与其他电连接件电连接后，使芯片之间实现互连，该方式相较于打线的方式连接更可靠，相较于开设通孔的方式芯片的结构强度更高。

技术领域

本申请涉及半导体技术领域，特别是涉及一种芯片封装方法。

背景技术

随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。

现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的芯片上打一个贯穿的通孔，在通孔内填充导电材料以使芯片上的焊盘能够与其他芯片的焊盘电连接；或者，采用交错层叠的方式，将芯片正面的焊盘露出，进而通过打线的方式使芯片与芯片之间的焊盘能够电连接。

但是，硅通孔技术的对于工艺的精度要求极高，且会降低芯片的良品率，减小芯片的强度，而交错层叠再打线的方式，芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题。

发明内容

本申请主要解决的技术问题是提供一种芯片封装方法，能够将芯片功能面上的焊盘从芯片的侧面引出，进而与其他电气元件电连接。

为解决上述技术问题，本申请采用的一个技术方案是：

提供一种芯片封装方法，包括：将多个芯片的非功能面一侧间隔黏贴于载板上；在所述载板黏贴有所述芯片的一侧表面形成多个第一导电柱，所述第一导电柱分布在相邻所述芯片的间隔区域以及所述载板的边缘区域；在所述载板黏贴有所述芯片的一侧形成第一塑封层，所述第一导电柱远离所述载板的一侧表面以及位于所述芯片的功能面上的焊盘从所述第一塑封层中露出；在所述第一塑封层远离所述载板的一侧形成电连接层，所述第一导电柱、所述焊盘和所述电连接层形成电连接；移除所述载板并切割掉相邻所述芯片之间的部分所述第一导电柱，以获得包含单颗所述芯片的封装体，其中，所述封装体的侧面保留有所述第一导电柱。

其中，所述在所述第一塑封层远离所述载板的一侧形成电连接层的步骤之前，还包括：在所述第一塑封层远离所述载板的一侧形成图案化的第一钝化层，所述第一钝化层对应所述第一导电柱和所述焊盘的位置形成第一开口，所述第一开口暴露出所述第一导电柱和所述焊盘；所述在所述第一塑封层远离所述载板的一侧形成电连接层的步骤包括：在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述电连接层。

其中，所述电连接层包括溅射金属层和再布线层，所述在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述电连接层的步骤包括：在所述第一钝化层远离所述第一塑封层的一侧表面和所述第一开口内形成所述溅射金属层；在所述溅射金属层远离所述第一塑封层的一侧表面形成所述再布线层。

其中，所述第一导电柱的高度大于或等于所述芯片的高度。

其中，所述芯片的所述功能面的所述焊盘位置处设置有第二导电柱，所述第一导电柱、所述第二导电柱、所述电连接层和所述焊盘形成电连接。

其中，所述第一导电柱的高度大于或等于所述芯片的高度与所述第二导电柱的高度之和。

其中，所述在所述载板黏贴有所述芯片的一侧表面形成多个第一导电柱的步骤包括：在所述载板黏贴有所述芯片的一侧表面形成图案化的光阻涂层，所述光阻涂层对应相邻所述芯片的间隔区域以及所述载板的边缘区域设置有第二开口，所述第二开口暴露部分所述载板；在所述第二开口内形成所述第一导电柱；去除所述光阻涂层。