[发明专利]一种锁相环高速分频电路

权利要求书

1.一种锁相环高速分频电路，包括从输入到输出依次电连接的鉴相器、荷泵、环路滤波器、压控振荡器，其特征在于：所述鉴相器的信号输入端、环路滤波器的信号输出端、压控振荡器的信号输出端之间电连接有两级分频器结构，所述两级分频器结构从输入到输出依次包括三级注入锁定分频器和多模分频器。

2.根据权利要求1所述的一种锁相环高速分频电路，其特征在于：所述三级注入锁定分频器由三个环形注入锁定分频器组成。

3.根据权利要求2所述的一种锁相环高速分频电路，其特征在于：每个环形注入锁定分频器为二分频模式。

4.根据权利要求3所述的一种锁相环高速分频电路，其特征在于：所述环形注入锁定分频器包括V_inj+信号输入端、V_inj-信号输入端、nM₁管、nM₂管和偏置电压V_ctrl控制端，所述V_inj+信号输入端、V_inj-信号输入端分别与所述nM₁管、nM₂管的栅极电连接，所述偏置电压V_ctrl控制端分别与所述nM₁管、nM₂管的漏极电连接。

5.根据权利要求1所述的一种锁相环高速分频电路，其特征在于：所述多模分频器采用分频比为32-63的数字多模分频器。

6.根据权利要求5所述的一种锁相环高速分频电路，其特征在于：所述多模分频器包括∑-Δ调制器和若干个分频单元，所述∑-Δ调制器的电平输出端分别与所述若干个分频单元连接，所述若干个分频单元依次串联。

7.根据权利要求6所述的一种锁相环高速分频电路，其特征在于：所述分频单元包括f_i频率输入端、f_o频率输出端、modi信号输入端、modo信号输出端、第一晶体管、第二晶体管、第三晶体管、第一锁存器、第二锁存器、第三锁存器和第四锁存器，所述f_i频率输入端通过共同线路分别与所述第一锁存器、第二锁存器、第三锁存器、第四锁存器电连接，所述f_o频率输出端与所述第二锁存器电连接，所述第一晶体管电连接在所述第一锁存器、第二锁存器和第三锁存器之间，所述modi信号输入端通过第三晶体管分别与所述第二锁存器和第四锁存器电连接，所述第三锁存器与第四锁存器之间电连接有第二晶体管，所述modo信号输出端电连接在所述第四锁存器与第二晶体管之间。