[发明专利]一种锁相环高速分频电路

说明书

本发明公开一种锁相环高速分频电路，包括从输入到输出依次电连接的鉴相器、荷泵、环路滤波器、压控振荡器，所述鉴相器的信号输入端、环路滤波器的信号输出端、压控振荡器的信号输出端之间电连接有两级分频器结构，所述两级分频器结构从输入到输出依次包括三级注入锁定分频器和多模分频器。本发明提供的一种锁相环高速分频电路，针对5.8GHz锁相环，采用了两级分频器结构，即预分频器加多模分频器的方式，通过高性能、高速的预分频电路将频率迅速降低至常规频段，进而可以采用相对成熟的数字分频技术作为第二级分频。本发明解决了锁相环中大分频系数带来的稳定性问题，从而解决了锁相环的高频瓶颈。

技术领域

本发明涉及锁相环技术领域，具体涉及一种锁相环高速分频电路。

背景技术

锁相环是一种广泛应用的频率合成技术，而分频电路是锁相环的关键部件。图1是锁相环的典型结构框图，其主要部件包括分频器、鉴相器(Phase Frequency Detector，PFD)、荷泵(Charge Pump，CP)、环路滤波器(Loop Filter，LF)和压控振荡器(Voltage-Controlled Oscillator，VCO)等。当环路锁定时，输出fout与输入参考信号fref的关系可表示为：fout＝N×fref，其中N是分频器的分频比。压控振荡器产生的高频振荡信号必须经过分频器将频率降至输入参考信号的频率附近，才能进行相位信息的检测和比较。

目前国内外大部分锁相环频率合成器的应用频段主要集中在2.4GHz或者以下的领域，5GHz以上的设计相对较少。因为在高频锁相环中，压控振荡器输出振荡信号的频率很高，达到5GHz以上，而参考频率一般采用晶振产生，频率一般为数十MHz。传统分频器电路需要很大的分频系数才能满足要求。大分频系数将会导致锁相环输出振荡信号的抖动，导致锁相环的稳定性和准确性问题。

发明内容

本发明的目的在于提供一种锁相环高速分频电路，针对5.8GHz锁相环，通过两级分频器结构，即预分频器加多模分频器的方式，解决锁相环中大分频系数带来的稳定性问题，从而解决锁相环的高频瓶颈。

本发明的技术方案如下：

一种锁相环高速分频电路，包括从输入到输出依次电连接的鉴相器、荷泵、环路滤波器、压控振荡器，所述鉴相器的信号输入端、环路滤波器的信号输出端、压控振荡器的信号输出端之间电连接有两级分频器结构，所述两级分频器结构从输入到输出依次包括三级注入锁定分频器和多模分频器。

进一步的，所述三级注入锁定分频器由三个环形注入锁定分频器组成。

进一步的，每个环形注入锁定分频器为二分频模式。

进一步的，所述环形注入锁定分频器包括V_inj+信号输入端、V_inj-信号输入端、nM₁管、nM₂管和偏置电压V_ctrl控制端，所述V_inj+信号输入端、V_inj-信号输入端分别与所述nM₁管、nM₂管的栅极电连接，所述偏置电压V_ctrl控制端分别与所述nM₁管、nM₂管的漏极电连接。

进一步的，所述多模分频器采用分频比为32-63的数字多模分频器。

进一步的，所述多模分频器包括∑-Δ调制器和若干个分频单元，所述∑-Δ调制器的电平输出端分别与所述若干个分频单元连接，所述若干个分频单元依次串联。