[发明专利]面向对象的芯片级端口互连电路及其端口互连方法

权利要求书

1.一种面向对象的芯片级端口互连电路，其特征在于，包括：

PAD模块，所述PAD模块用于实现芯片与外部电路的连接；

CORE模块，所述CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，所述PINMUX单元分别与所述PAD模块和所述多个IP核连接，所述CPU单元用于对所述IOCTRL控制单元进行配置，以使所述IOCTRL控制单元通过所述PINMUX单元对所述PAD模块与各IP核的连接通路进行控制。

2.如权利要求1所述的面向对象的芯片级端口互连电路，其特征在于，所述PINMUX单元分别与所述PAD模块之间的连接为固定连接。

3.如权利要求1或2所述的面向对象的芯片级端口互连电路，其特征在于，

所述PAD模块包括第一端口和第二端口，所述第一端口用以连接外部电路；

所述CORE模块还包括第三端口，所述第三端口与所述第二端口固定连接；

所述PINMUX单元包括第四端口和第五端口，所述第四端口与所述第三端口固定连接，所述第五端口与所述多个IP核之间的连接为可控连接。

4.如权利要求3所述的面向对象的芯片级端口互连电路，其特征在于，所述第五端口与所述多个IP核之间的连接通路的个数为2ⁿ，其中，n为正整数。

5.如权利要求1所述的面向对象的芯片级端口互连电路，其特征在于，所述CPU单元还用于：

对所述IOCTRL控制单元进行配置，以实现对所述PAD模块的逻辑功能的配置。

6.如权利要求5所述的面向对象的芯片级端口互连电路，其特征在于，所述PAD模块的逻辑功能包括输入使能功能、输出使能功能、上拉电阻功能、下拉电阻功能、驱动功能中的一个或多个。

7.如权利要求5所述的面向对象的芯片级端口互连电路，其特征在于，所述IOCTRL控制单元设有寄存器，其中，所述CPU单元具体用于对所述IOCTRL控制单元的寄存器进行配置。

8.如权利要求1所述的面向对象的芯片级端口互连电路，其特征在于，所述PAD模块、所述CORE模块、所述PINMUX单元、所述IOCTRL控制单元通过模块例化得到。

9.如权利要求3所述的面向对象的芯片级端口互连电路，其特征在于，所述第二端口、所述第三端口、所述第四端口均包括多个引脚，所述多个引脚包括输入引脚和输出引脚，所述输入引脚接0，所述输出引脚浮空。

10.一种端口互连方法，其特征在于，所述方法用于如权利要求1-9中任一项所述的面向对象的芯片级端口互连电路，所述方法包括：

所述CPU单元获取配置信息；

所述CPU单元根据所述配置信息对所述IOCTRL控制单元进行配置，以使所述IOCTRL控制单元通过所述PINMUX单元对所述PAD模块与各IP核的连接通路进行控制。