[发明专利]面向对象的芯片级端口互连电路及其端口互连方法

说明书

本发明公开了一种面向对象的芯片级端口互连电路及其端口互连方法，其中，面向对象的芯片级端口互连电路包括：PAD模块，PAD模块用于实现芯片与外部电路的连接；CORE模块，CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，其中，PINMUX单元分别与PAD模块和多个IP核连接，CPU单元用于对IOCTRL控制单元进行配置，以使IOCTRL控制单元通过PINMUX单元对PAD模块与各IP核的连接通路进行控制。该芯片级端口互连电路可快速、高质量地完成芯片研发过程中各类IP核端口之间的互连需求。

技术领域

本发明涉及芯片设计领域，具体涉及一种面向对象的芯片级端口互连电路和一种端口互连方法。

背景技术

ASIC(Application Specific Integrated Circuit，应用型专用集成芯片)针对特定应用场景研发，电路执行效率高，但芯片规模相对较小(1-1000万门)，不同研发项目之间的差异较大。PINMUX单元是ASIC芯片中内部IP核(Intellectual Property Core)与芯片顶层端口之间互连接的主要载体，研发过程与芯片研发同周期，其编码和验证效率对整个SoC(System on Chip，片上系统)芯片的研发进度影响较大。由于没有时序约束和行业规范参考，PINMUX单元在实现方式上的差异很大。这就导致了不同项目之间的PINMUX 单元几乎无法复用，从而无法快速、高质量地完成芯片研发过程中各类端口之间的互连需求。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种面向对象的芯片级端口互连电路。该芯片级端口互连电路可快速、高质量地完成芯片研发过程中各类IP核端口之间的互连需求。

本发明的第二个目的在于提出一种端口互连方法。

为达到上述目的，本发明第一方面实施例提出了一种面向对象的芯片级端口互连电路，包括：PAD模块，所述PAD模块用于实现芯片与外部电路的连接；CORE模块，所述CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，所述PINMUX单元分别与所述PAD模块和所述多个IP核连接，所述CPU单元用于对所述IOCTRL控制单元进行配置，以使所述IOCTRL控制单元通过所述PINMUX单元对所述PAD模块与各IP核的连接通路进行控制。

本发明实施例的面向对象的芯片级端口互连电路，基于面向对象编程的设计理念，在封装形式选型后，仅需要编程PINMUX单元的端口和定义内部模拟通路，就可以实现芯片内部IP核端口与芯片顶层PAD模块之间的多通路设定，从而可快速、高质量地完成芯片研发过程中各类IP核端口之间的互连需求。

另外，根据本发明上述实施例的面向对象的芯片级端口互连电路还可以具有以下附加的技术特征：

根据本发明的一个实施例，所述PINMUX单元分别与所述PAD模块之间的连接为固定连接。

根据本发明的一个实施例，所述PAD模块包括第一端口和第二端口，所述第一端口用以连接外部电路；所述CORE模块还包括第三端口，所述第三端口与所述第二端口固定连接；所述PINMUX单元包括第四端口和第五端口，所述第四端口与所述第三端口固定连接，所述第五端口与所述多个IP核之间的连接为可控连接。

根据本发明的一个实施例，所述第五端口与所述多个IP核之间的连接通路的个数为2ⁿ，其中，n为正整数。

根据本发明的一个实施例，所述CPU单元还用于：对所述IOCTRL控制单元进行配置，以实现对所述PAD模块的逻辑功能的配置。

根据本发明的一个实施例，所述PAD模块的逻辑功能包括输入使能功能、输出使能功能、上拉电阻功能、下拉电阻功能、驱动功能中的一个或多个。