[发明专利]一种基于TSV工艺的三维堆叠结构及制作方法在审
申请号: | 202010743580.9 | 申请日: | 2020-07-29 |
公开(公告)号: | CN111834312A | 公开(公告)日: | 2020-10-27 |
发明(设计)人: | 张春艳;曹立强;孙鹏;杜杰 | 申请(专利权)人: | 华进半导体封装先导技术研发中心有限公司 |
主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/485;H01L23/488;H01L21/768;H01L21/60;H01L25/18;H01L25/065 |
代理公司: | 上海智晟知识产权代理事务所(特殊普通合伙) 31313 | 代理人: | 张东梅 |
地址: | 214028 江苏省无锡市新区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 tsv 工艺 三维 堆叠 结构 制作方法 | ||
1.一种基于TSV工艺的三维堆叠结构,包括:
第一芯片,所述第一芯片具有第一芯片焊盘和第一介质层;
第二芯片,所述第二芯片具有第二芯片焊盘和第二介质层,所述第二芯片通过所述第二介质层所在表面键合至所述第一芯片的所述第一介质层表面;
第一导电硅通孔,所述第一导电硅通孔电连接至所述第一芯片焊盘;
第二导电硅通孔,所述第二导电硅通孔电连接至所述第二芯片焊盘;
外接焊盘,所述外接焊盘电连接至所述第一导电通孔、第二导电通孔;以及
外接焊球,所述外接焊球设置在所述外接焊盘上。
2.如权利要求1所述的基于TSV工艺的三维堆叠结构,其特征在于,所述第一芯片包括有源器件,但在所述第一芯片焊盘和所述第二芯片焊盘下方的所述第一芯片的区域中没有有效的有源器件。
3.如权利要求1所述的基于TSV工艺的三维堆叠结构,其特征在于,所述第一芯片焊盘和所述第二芯片焊盘在水平投影方向上相互分离。
4.如权利要求1所述的基于TSV工艺的三维堆叠结构,其特征在于,所述第一导电硅通孔贯穿所述第一芯片的硅衬底;所述第二导电硅通孔贯穿所述第一芯片的硅衬底和所述第一介质层。
5.如权利要求1所述的基于TSV工艺的三维堆叠结构,其特征在于,所述第一导电硅通孔和或所述第二导电硅通孔的填充材料为铜金属,在铜金属和硅衬底间还设置有绝缘层和/或阻挡层。
6.如权利要求5所述的基于TSV工艺的三维堆叠结构,其特征在于,所述绝缘层是通过PECVD或ALD工艺形成的氧化硅、氮化硅或者多层复合介质层,所述阻挡层的材料为Ta、TaN/Ta、Cr或Ti。
7.如权利要求1所述的基于TSV工艺的三维堆叠结构,其特征在于,还包括设置在所述第一芯片背面的重新布局布线层,所述重新布局布线层电连接至所述第一导电硅通孔和所述第二导电硅通孔,所述外接焊盘设置在所述重新布局布线层最外层金属层上。
8.一种基于TSV工艺的三维堆叠结构的制作方法,包括:
提供含第一芯片的晶圆和含第二芯片的晶圆;
将含第一芯片的晶圆和含第二芯片的晶圆的焊盘面进行晶圆键合;
进行含第一芯片的晶圆的背面减薄;
在减薄后的含第一芯片的晶圆的背面制作硅通孔;
在硅通孔的底部继续形成介质层通孔;
形成硅通孔和介质层通孔的金属化填充,对应性形成第一导电硅通孔和第二导电硅通孔;
在第一芯片的晶圆的背面形成金属焊盘;
在金属焊盘上形成外接焊球;以及
对晶圆级结构进行切割,形成基于TSV工艺的三维堆叠结构。
9.如权利要求8所述的基于TSV工艺的三维堆叠结构的制作方法,其特征在于,所述第一导电硅通孔设置成电连接至所述第一芯片的第一芯片焊盘;所述第二导电硅通孔设置成电连接至所述第二芯片的第二芯片焊盘。
10.如权利要求8所述的基于TSV工艺的三维堆叠结构的制作方法,其特征在于,所述第一导电硅通孔和或所述第二导电硅通孔的填充材料为铜金属,在铜金属和硅衬底间还设置有绝缘层和/或阻挡层,其中所述绝缘层是通过PECVD或ALD工艺形成的氧化硅、氮化硅或者多层复合介质层,所述阻挡层的材料为Ta、TaN/Ta、Cr或Ti。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司,未经华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010743580.9/1.html,转载请声明来源钻瓜专利网。