[发明专利]一种基于TSV工艺的三维堆叠结构及制作方法

说明书

本发明公开了一种基于TSV工艺的三维堆叠结构，包括：第一芯片，所述第一芯片具有第一芯片焊盘和第一介质层；第二芯片，所述第二芯片具有第二芯片焊盘和第二介质层，所述第二芯片通过所述第二介质层所在表面键合至所述第一芯片的所述第一介质层表面；第一导电硅通孔，所述第一导电硅通孔电连接至所述第一芯片焊盘；第二导电硅通孔，所述第二导电硅通孔电连接至所述第二芯片焊盘；外接焊盘，所述外接焊盘电连接至所述第一导电通孔、第二导电通孔；以及外接焊球，所述外接焊球设置在所述外接焊盘上。

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种晶圆级基于TSV工艺的三维堆叠结构及制作方法。

背景技术

随着便携式设备的智能化、小型化、普及化，芯片的封装尺寸要求越来越小，成本也要求越来越低。三维堆叠封装是芯片系统级封装小型化的解决方案之一，例如多芯片堆叠、基于转接板的三维封装等。但现有的三维封装主要如图1所示，通过在多层芯片上分布形成TSV，然后再进行三维堆叠，存在如下缺点：1)需要进行多次TSV，工艺复杂，成本较高；2)通常为芯片级对准堆叠，需要事先进行芯片分割，在独立进行堆叠封装，封装效率较低，成本也及其高昂。

针对现有的多芯片三维堆叠存在的工艺复杂、成本较高的问题，本发明提出一种晶圆级基于TSV工艺的三维堆叠结构及制作方法，至少部分的克服了上述现有技术存在的问题。

发明内容

针对现有的多芯片三维堆叠存在的工艺复杂、成本较高的问题，根据本发明的一个实施例，提供一种一种基于TSV工艺的三维堆叠结构，包括：

第一芯片，所述第一芯片具有第一芯片焊盘和第一介质层；

第二芯片，所述第二芯片具有第二芯片焊盘和第二介质层，所述第二芯片通过所述第二介质层所在表面键合至所述第一芯片的所述第一介质层表面；

第一导电硅通孔，所述第一导电硅通孔电连接至所述第一芯片焊盘；

第二导电硅通孔，所述第二导电硅通孔电连接至所述第二芯片焊盘；

外接焊盘，所述外接焊盘电连接至所述第一导电通孔、第二导电通孔；以及

外接焊球，所述外接焊球设置在所述外接焊盘上。

在本发明的一个实施例中，所述第一芯片包括有源器件，但在所述第一芯片焊盘和所述第二芯片焊盘下方的所述第一芯片的区域中没有有效的有源器件。

在本发明的一个实施例中，所述第一芯片焊盘和所述第二芯片焊盘在水平投影方向上相互分离。

在本发明的一个实施例中，所述第一导电硅通孔贯穿所述第一芯片的硅衬底；所述第二导电硅通孔贯穿所述第一芯片的硅衬底和所述第一介质层。

在本发明的一个实施例中，所述第一导电硅通孔和或所述第二导电硅通孔的填充材料为铜金属，在铜金属和硅衬底间还设置有绝缘层和/或阻挡层。

在本发明的一个实施例中，所述绝缘层是通过PECVD或ALD等工艺形成的氧化硅、氮化硅或者多层复合介质层，所述阻挡层的材料为Ta、TaN/Ta、Cr、Ti。

在本发明的一个实施例中，基于TSV工艺的三维堆叠结构还包括设置在所述第一芯片背面的重新布局布线层，所述重新布局布线层电连接至所述第一导电硅通孔和所述第二导电硅通孔，所述外接焊盘设置在所述重新布局布线层最外层金属层上。

根据本发明的另一个实施例，提供一种基于TSV工艺的三维堆叠结构的制作方法，包括：

提供含第一芯片的晶圆和含第二芯片的晶圆；

将含第一芯片的晶圆和含第二芯片的晶圆的焊盘面进行晶圆键合；

进行含第一芯片的晶圆的背面减薄；