[发明专利]大规模集成电路的测试方法及系统

说明书

本发明公开了一种大规模集成电路的测试方法及系统。该方法包括：检验人员根据需求规格书中的时钟和复位需求完成验证规格书，验证规格书为验证人员根据需求规格书中的时钟和复位需求完成的，根据验证规格书生成通用验证环境；检验人员根据待测电路和电路规格书填写绑定输入文件模板，得到绑定输入文件；根据绑定输入文件生成绑定组件，绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；检验器根据验证激励和完整验证环境对待测电路进行测试。能够更早的启动电路测试工作，无需等待电路规格书的形成，缩短了电路测试的等待时间，提高电路测试效率。

技术领域

本发明实施例涉及芯片测试技术，尤其涉及一种大规模集成电路的测试方法及系统。

背景技术

随着芯片技术的不断发展，5G和人工智能等超大规模电路的时钟和复位电路的规模变的越来越大，并且越来越复杂。在目前集成电路IC验证中，所有验证项目都依赖于时钟和复位验证结果。时钟和复位电路正常，其他电路才能开始验证。

目前，电路设计方完成初版电路后形成电路规格书，时钟和复位电路的测试方式需要在形成电路规格书后，根据电路规格书进行设计。因此，从初版电路的完成到开始时钟和复位电路的测试需要等待较长时间，导致芯片的其他部分的测试会随之延后，导致电路测试启动等待时间较长，电路测试效率低。

发明内容

本发明提供一种大规模集成电路的测试方法及系统，以实现提高电路测试效率，缩短电路测试的等待时间。

第一方面，本发明实施例提供了一种大规模集成电路的测试方法，包括：

检验人员根据需求规格书中的时钟和复位需求完成验证规格书，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的，根据验证规格书生成通用验证环境；

检验人员根据待测电路和电路规格书填写绑定输入文件模板，得到绑定输入文件；

根据绑定输入文件生成绑定组件，检验人员执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；

检验器根据验证激励和完整验证环境对待测电路进行测试。

第二方面，本发明实施例还提供了一种大规模集成电路的测试方法，包括：

在形成电路规格书之前，响应于检验人员的第一操作，根据验证规格书生成通用验证环境，验证规格书为检验人员根据需求规格书中的时钟和复位需求完成的；

在形成电路规格书之后，响应于检验人员的第二操作，获取绑定输入文件，根据绑定输入文件生成绑定组件，

响应于检验人员的第三操作，执行绑定组件，以便绑定组件将待测电路的电路信息和基于电路规格书得到的验证激励配置到通用验证环境的检验器中，得到完整验证环境；

根据验证激励和完整验证环境对待测电路进行测试。

第三方面，本发明实施例还提供了大规模集成电路的测试系统，包括，验证激励、待测电路、绑定组件、检验器以及参考时钟，检验时，启动所述参考时钟，所述验证激励用于输入至所述待测电路和所述绑定组件，绑定组件用于将验证激励和所述待测电路的电路信息绑定至所述检验器，并将待测电路输出的电路信息转发至所述检验器，所述检验器用于根据所述绑定组件发送的所述待测电路输出的电路信息和验证激励进行验证。

第四方面，本发明实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，处理器执行程序时实现如本申请实施例所示的大规模集成电路的测试方法。

第五方面，本发明实施例还提供了一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行如本申请实施例所示的大规模集成电路的测试方法。