[发明专利]一种存内计算单元及阵列有效
申请号: | 202010749705.9 | 申请日: | 2020-07-30 |
公开(公告)号: | CN111816233B | 公开(公告)日: | 2023-08-01 |
发明(设计)人: | 乔树山;李润成;尚德龙;周玉梅 | 申请(专利权)人: | 中科南京智能技术研究院 |
主分类号: | G11C11/41 | 分类号: | G11C11/41;G11C11/413;G11C11/416 |
代理公司: | 北京高沃律师事务所 11569 | 代理人: | 王立普 |
地址: | 211100 江苏省南京市江宁*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 计算 单元 阵列 | ||
1.一种存内计算单元,其特征在于,所述存内计算单元包括:
用于存储权值的电阻型sram存储单元、用于读写解耦的外围电路和用于进行乘加运算的MAV模块;
所述电阻型sram存储单元的第一控制端和第二控制端均与写控制字线连接;所述电阻型sram存储单元的权值传输端与外部的权值写入端和外围电路的权值输入端连接,所述电阻型sram存储单元的反权值传输端与外部的反权值写入端与外围电路的反权值输入端连接;
所述外围电路的第一控制端和第二控制端均与读控制字线连接;所述外围电路的位线输出端与位线连接,所述外围电路的反位线输出端与反位线连接;
所述MAV模块的位线输入端与位线连接,MAV模块的反位线输入端与反位线连接;所述MAV模块的数据输入端与输入信号的数据位连接;所述MAV的控制端与输入信号的符号位连接;所述MAV模块的两个数据输出端分别与第一数据传输线和第二位线传输线连接。
2.根据权利要求1所述的存内计算单元,其特征在于,所述电阻型sram存储单元包括电阻R1、电阻R2、nmos管M5、nmos管M6、nmos管M7和nmos管M8;
电阻R1的一端和电阻R2的一端分别与电源的正极连接,电阻R1的另一端与nmos管M5的漏极、nmos管M6的漏极和nmos管M7的栅极共点连接;电阻R2的另一端与nmos管M7的漏极、nmos管M8的漏极和nmos管M6的栅极共点连接;
nmos管M5的源极与外部的权值写入端和外围电路的权值输入端连接,nmos管M5的栅极与写控制字线连接;nmos管M6的源极与电源的地线连接;
nmos管M8的源极与外部的反权值写入端与外围电路的反权值输入端连接,nmos管M8的栅极与写控制字线连接;nmos管M7的源极与电源的地线连接。
3.根据权利要求2所述的存内计算单元,其特征在于,所述外围电路包括nmos管M1、nmos管M2、nmos管M3、nmos管M4、电容C1和电容C2;
所述nmos管M1的栅极与读控制字线连接,所述nmos管M1的漏极和电容C1的一端均与位线连接,所述nmos管M1的源极与nmos管M2的漏极连接;电容C1的另一端与电源的地线连接;nmos管M2的源极与电源的地线连接,nmos管M2的栅极与nmos管M5的源极连接;
所述nmos管M4的栅极与读控制字线连接,所述nmos管M4的漏极和电容C2的一端均与反位线共点连接,所述nmos管M4的源极与nmos管M3的漏极连接;电容C2的另一端与电源的地线连接;nmos管M3的源极与电源的地线连接,nmos管M3的栅极与nmos管M8的源极连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中科南京智能技术研究院,未经中科南京智能技术研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010749705.9/1.html,转载请声明来源钻瓜专利网。