[发明专利]一种存内计算单元及阵列

说明书

本发明提供一种存内计算单元及阵列，所述存内计算单元包括：用于存储权值的电阻型sram存储单元、用于读写解耦的外围电路和用于进行乘加运算的MAV模块。本发明采用电阻型的sram存储单元代替6Tsram存储单元应用在存内计算阵列中可以降低布线的复杂度，采用外围电路实现读写操作的解耦，通过解耦合，将输入和输出端口分离，避免了6Tsram存储单元由于多个WL(字线)激活同一列上的多个单元可能会意外造成BL(位线)的放电，进入“假写”的状态，造成存储内部的数据错误。而且本发明还设置了用于进行乘加运算的MAV模块，可以通过电压累计的方式进行乘加运算，可以同时进行多位的运算，而不需要额外的外围电路。

技术领域

本发明涉及存内计算技术领域，特别是涉及一种存内计算单元及阵列。

背景技术

目前的SRAM芯片结构主要是冯诺依曼结构，这种运算和存储分开的电路结构中，功耗有很大一部分消耗在了数据的传输上，极大的限制了工作频率的进一步提升。因此在存储阵列中进行一部分的运算，这样不仅减小了传输过程中的功耗，也提升了运算速度。在常见的存内计算阵列中，存储权值的结构通常采用6Tsram存储单元，然而该结构中的pmos需要制作在独立的N阱中，会占用更大的面积，并增加布线难度，同时传统的6Tsram单元由于一列存储单元会受到多条WL控制，容易出现意外的放电，使某个存储单元进入假写的状态，覆盖原本存储单元中的权值。

发明内容

本发明的目的是提供一种存内计算单元及阵列，以克服现有的6Tsram单元组成的存内计算阵列占用面积大、布线难度大和易出现以外放电的技术缺陷。

为实现上述目的，本发明提供了如下方案：

一种存内计算单元，所述存内计算单元包括：

用于存储权值的电阻型sram存储单元、用于读写解耦的外围电路和用于进行乘加运算的MAV模块；

所述电阻型sram存储单元的第一控制端和第二控制端均与写控制字线连接；所述电阻型sram存储单元的权值传输端与外部的权值写入端和外围电路的权值输入端连接，所述电阻型sram存储单元的反权值传输端与外部的反权值写入端与外围电路的反权值输入端连接；

所述外围电路的第一控制端和第二控制端均与读控制字线连接；所述外围电路的位线输出端与位线连接，所述外围电路的反位线输出端与反位线连接；

所述MAV模块的位线输入端与位线连接，MAV模块的反位线输入端与反位线连接；所述MAV模块的数据输入端与输入信号的数据位连接；所述MAV的控制端与输入信号的符号位连接；所述MAV模块的两个数据输出端分别与第一数据传输线和第二位线传输线连接。

可选的，所述电阻型sram存储单元包括电阻R1、电阻R2、nmos管M5、nmos管M6、nmos管M7和nmos管M8；

电阻R1的一端和电阻R2的一端分别与电源的正极连接，电阻R1的另一端与nmos管M5的漏极、nmos管M6的漏极和nmos管M7的栅极共点连接；电阻R2的另一端与nmos管M7的漏极、nmos管M8的漏极和nmos管M6的栅极共点连接；

nmos管M5的源极与外部的权值写入端和外围电路的权值输入端连接，nmos管M5的栅极与写控制字线连接；nmos管M6的源极与电源的地线连接；

nmos管M8的源极与外部的反权值写入端与外围电路的反权值输入端连接，nmos管M8的栅极与写控制字线连接；nmos管M7的源极与电源的地线连接。

可选的，所述外围电路包括nmos管M1、nmos管M2、nmos管M3、nmos管M4、电容C1和电容C2；