[发明专利]一种用于迭代译码器的数据存储处理方法及装置

权利要求书

1.一种用于迭代译码器的数据存储处理方法，其特征在于，包括：

设置两个存储器，其中，

第一存储器(ldpc_buffer)，用于接收并缓存待译码数据；

第二存储器(ldpc_rama)，用于参与译码算术逻辑单元中间计算及缓存相关数据；

所述第一存储器(ldpc_buffer)和第二存储器(ldpc_rama)之间设置有数据通路，用于将所述第一存储器(ldpc_buffer)中存储的待译码数据写入所述第二存储器(ldpc_rama)；

当所述第二存储器(ldpc_rama)收到一个码长的数据之后开始译码；

当该次译码完成或达到最大迭代次数时，将所述第一存储器中缓存的数据并行写入所述第二存储器(ldpc_rama)，以进行后续的译码运算。

2.如权利要求1所述的数据存储处理方法，其特征在于，所述将第一存储器(ldpc_buffer)中缓存的数据并行写入所述第二存储器时，每次按照循环子矩阵T数量的数据并行写入所述第二存储器(ldpc_rama)。

3.如权利要求1所述的译码实现方法，其特征在于，

当所述第二存储器(ldpc_rama)中的数据不满，并且所述第一存储器(ldpc_buffer)中有大于等于T个待译码数据，则将(ldpc_buffer)中数据写入所述第二存储器(ldpc_rama)。

4.如权利要求1所述的数据存储处理方法，其特征在于，

当所述译码器需要扩展存储容量时，可根据需要通过增加所述第一缓存存储器(ldpc_buffer)的存储空间来实现。

5.如权利要求1至4中任一项所述的数据存储处理方法，其特征在于，

所述迭代译码器为低密度奇偶校验码LDPC译码器。

6.一种用于迭代译码器数据存储处理装置，其特征在于，包括：

第一存储器(ldpc_buffer)，用于接收并缓存待译码数据；

第二存储器(ldpc_rama)，用于参与译码算术逻辑单元中间计算及缓存相关数据；

所述第一存储器(ldpc_buffer)和第二存储器(ldpc_rama)之间设置有数据通路，用于将所述第一存储器(ldpc_buffer)中存储的待译码数据写入所述第二存储器(ldpc_rama)；

当所述第二存储器(ldpc_rama)收到一个码长的数据之后开始译码；

当该次译码完成或达到最大迭代次数时，将所述第一存储器中缓存的数据并行写入所述第二运算存储器(ldpc_rama)，以进行后续的译码运算。

7.如权利要求6所述的数据存储处理装置，其特征在于，所述将第一存储器(ldpc_buffer)中缓存的数据并行写入所述第二存储器时，每次按照循环子矩阵T数量的数据并行写入所述第二存储器(ldpc_rama)。

8.如权利要求6所述的译码实现装置，其特征在于，

当所述第二存储器(ldpc_rama)中的数据不满，并且所述第一存储器(ldpc_buffer)中有大于等于T个待译码数据，则所述第一存储器(ldpc_buffer)中数据会被写入所述第二存储器(ldpc_rama)。

9.如权利要求6所述的数据存储处理装置，其特征在于，

所述第一存储器(ldpc_buffer)的存储空间可根据需要进行调整，以满足所述译码器扩展存储容量的需求。

10.如权利要求6至9中任一项所述的数据存储处理装置，其特征在于，

所述迭代译码器为低密度奇偶校验码LDPC译码器。