[发明专利]盖板托盘组件及半导体设备的工艺腔室

说明书

本发明提供一种盖板托盘组件及半导体设备的工艺腔室，包括：托盘主体、盖板及中间介质，其中：托盘主体用于承载晶片；盖板设置于托盘主体上，在盖板上设置有压合部，压合部与晶片的边缘接触；中间介质设置于托盘主体与盖板之间，且中间介质的上表面和下表面分别与盖板和托盘主体接触，用于使托盘主体与盖板之间形成一空间，以能够降低压合部与晶片之间的电势差。应用本申请，可以降低压合部上表面与晶片上表面的鞘层电势差，从而降低压合部和晶片的连接处形成的电场偏转程度，避免造成现有技术中晶片压爪区域发生底部黏连，导致底宽过大、靠近压爪边缘图形对称性差等，继而有效改善了PPS工艺过程中的边缘形貌问题。

技术领域

本发明涉及半导体技术领域，具体地，涉及一种的盖板托盘组件及半导体设备的工艺腔室。

背景技术

图形化衬底技术(Patterned Sapphire Substrates，PSS)是目前普遍采用的一种提高氮化镓(GaN)基LED器件出光效率的方法，也就是在蓝宝石衬底上生长干法刻蚀用掩膜，用标准的光刻工艺将掩膜刻出图形，利用电感耦合等离子体Inductively CoupledPlasma，ICP)刻蚀技术刻蚀蓝宝石，并去掉掩膜，再在其上生长GaN材料，使GaN材料的纵向外延变为横向外延。该方法可以有效减少GaN外延材料的位错密度，从而减小了有源区的非辐射复合，减小了反向漏电流，提高了LED的寿命。有源区发出的光，经由GaN和蓝宝石衬底界面多次散射，改变了全反射光的出射角，从而提高了光的提取效率。

现有技术中，通常采用包括托盘主体和盖板的盖板托盘组件进行PSS工艺，其中，托盘主体具有放置晶片的晶片槽，盖板底部具有压爪，压爪用于固定晶片，防止晶片由于背氦的吹里作用而发生移动。而对于圆锥形的PSS工艺，其参数指标通常要求高度为1.75～1.85um(微米)，底宽为2.7～2.85um，边缘0.5以内不黏连。但是，采用现有的托盘及PPS工艺，得到的图形在晶片压爪区域经常发生底部黏连的现象，导致底宽(底宽＝3.0um)过大，靠近压爪边缘图形对称性很差(两边分别距中线的距离相差约800nm，两段距离差越大对称性越差)，出现外延雾化现象等，从而造成了较大的边缘形貌问题。

鉴于此，亟需一种新的盖板托盘组件以改善上述PSS工艺后出现的晶片边缘形貌问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种的盖板托盘组件及半导体设备的工艺腔室，可以改善现有技术中PSS工艺后晶片的边缘形貌问题。

为实现本发明的目的，第一方面提供一种盖板托盘组件，包括：托盘主体、盖板及中间介质，其中：

所述托盘主体用于承载晶片；

所述盖板设置于所述托盘主体上，且所述盖板上设置有压合部，所述压合部与所述晶片的边缘接触；

所述中间介质设置于所述托盘主体与所述盖板之间，且所述中间介质的上表面和下表面能够分别与所述盖板和所述托盘主体接触，用于使所述托盘主体与所述盖板之间形成一空间，以降低所述压合部与所述晶片之间的电势差。

可选地，所述空间内含有气体，在所述托盘主体与所述盖板之间形成第一电容。

可选地，所述中间介质包括至少一个垫片。

可选地，所述盖板上开设有密封圈槽，所述密封圈槽内设置有用于密封所述空间的密封圈。

可选地，所述第一电容的取值范围为50pF～1000pF。

可选地，所述中间介质为绝缘材质，其厚度的取值范围为3mm～10mm。

可选地，所述密封圈槽位于距离所述盖板的边缘3毫米-6毫米范围内。

为实现本发明的目的，第二方面提供一种盖板托盘组件，包括：托盘主体、盖板及中间介质，其中：